硬件压栈：中断时CPU自动保存8个寄存器，不用你写代码

短文标题硬件压栈中断时CPU自动保存8个寄存器不用你写代码你有没有想过一个问题中断发生后CPU怎么记得中断前执行到哪里硬件帮你记住了。中断响应的第一个时钟周期硬件自动压栈8个寄存器32字节。一行汇编都不用你写。自动压栈的8个寄存器顺序固定R0→R1→R2→R3→R12→LR→PC→xPSR。SP递减32字节。压栈过程中断前SP → 指向栈顶已用数据中断发生后第一个时钟周期SP SP – 32硬件将8个寄存器依次存入[SP]... [SP32]整个压栈过程在中断响应的第一个时钟周期启动连续存储不消耗额外指令周期。硬件压栈 vs 软件压栈R4~R11怎么办硬件只自动保存R0-R3、R12、LR、PC、xPSR。R4-R11由编译器处理——如果中断函数用到了这些寄存器编译器会在函数开头插入PUSH指令保存函数结尾POP恢复。中断返回硬件自动出栈ISR结尾执行BX LRLR中存的是EXC_RETURN特殊值如0xFFFFFFF1。CPU检测到特殊值知道是异常返回启动硬件出栈从栈弹出之前压入的8个寄存器恢复PC、xPSR等。不需要POP指令硬件自动完成。尾链优化连续中断更快中断A未退出中断B已挂起。传统架构出栈A→压栈B→执行B。Cortex-M尾链跳过出栈A和压栈B直接执行B。连续响应仅6个时钟周期。这个故事的启示Cortex-M不是用软件一条条PUSH指令保存现场是硬件在中断响应的第一个时钟周期并行压栈。硬件压栈是ARM中断响应快的核心原因之一。写在最后中断发生时硬件已经帮你做了最繁重的工作。你只需要写中断业务逻辑现场保护硬件包了。8个寄存器一键压栈一键出栈。本文灵感源于于振南《新概念ARM32单片机》教程第5.1节、第5.3节。觉得有用点赞、转发让更多人看懂硬件压栈的中断加速技术。