High-NA EUV竞争进入经济可行性阶段：四大巨头策略分化，ASML成赢家

High-NA EUV三大晶圆厂态度分化如今High-NA EUV已经跨过技术验证门槛但三大晶圆厂对它的态度出现明显分化英特尔抢跑、台积电算账、三星踩刹车。照目前来看三家路线不是谁先进而是谁更需要High-NA。英特尔一场不能输的制程证明2026年7月ASML宣布英特尔已经在部分Panther Lake产品的特定Intel 18A工艺层中使用EXE系列High-NA EUV设备并进入高产量制造。相关High-NA工艺层已经达到与传统NXE低NA EUV平台相当的良率。但并不是整个Intel 18A工艺都使用High-NA也不是所有Panther Lake产品都使用High-NA而是部分产品、部分关键层。也就是说英特尔不是用High-NA全面替代Low-NA而是在真实量产环境中验证曝光、套刻、设备利用率、良率和维护数据。早在2024年英特尔与ASML在位于俄勒冈州希尔斯伯勒的研发中心完成了业界首台商用高数值孔径EUV光刻系统的集成。英特尔晶圆代工也是首家安装并通过第二代TWINSCAN EXE:5200B验收测试的公司。TWINSCAN EXE:5200B基于TWINSCAN EXE:5000在提升输出功率和套刻精度的同时还采用了改进的光源。英特尔为什么最激进因为对英特尔而言High-NA的价值不只是减少多重曝光步骤而是为Intel 14A建立差异化优势。目前对于英特尔代工来说是一个关键的时间节点。最近英特尔晶圆代工厂拿下AMD、NVIDIA和OpenAI订单其18A和14A制程节点设计方案成功中标。据wccftech报道称18A工艺的良率已从上一季度的65%提升至85%仅次于台积电N22纳米工艺90%的良率但远高于三星SF2工艺50 - 60%的良率。High-NA对于英特尔来说是另一张王牌加持。英特尔官方路线图已经把High-NA EUV列为Intel 14A的重要技术之一与PowerDirect背面供电并列。英特尔若能率先掌握High-NA量产不仅有机会改善晶体管密度和工艺复杂度也能向潜在代工客户证明自己仍有能力率先导入下一代制造平台。因此英特尔的路线可以概括为先把High-NA放进18A的小部分量产层中“练兵”再在14A扩大使用范围。这条路线成本最高、风险也最大但英特尔需要用技术领先换取时间。对台积电来说High-NA是一个成本选择对英特尔来说它更像是一场必须赢的制程证明。台积电不是不用而是暂时没必要台积电对High-NA的态度明显更加克制。台积电拥有全球超过90%的先进制程代工份额苹果、英伟达等巨头都在其链条上。台积电的第一要务是“帮客户控成本、保良率、稳定交付”。因此从2nm (N2)、A16到A14节点台积电都明确表示不需要依赖High-NA EUV。在2026年第二季度业绩会上台积电CEO魏哲家明确承认High-NA是一套性能很好的设备但同时强调导入时间取决于三个条件技术能力、成熟度、成本是否合理。魏哲家还特别提到High-NA设备的半视场问题。由于High-NA采用变形光学系统单次曝光面积只有传统EUV的一半大尺寸芯片可能需要进行曝光场拼接这会带来套刻、良率、生产效率和设计限制。台积电会把这些因素全部计入制造成本。台积电暂时不用High-NA的底气也是在于A14不需要依赖High-NA。不用High-NA台积电A14靠什么实现20%的密度提升台积电把High-NA原本能够提供的分辨率收益拆分到晶体管、标准单元、掩模、计算光刻、图形化、互连和良率控制等多个环节中通过一整套协同优化继续延伸0.33 NA EUV。台积电目前规划A14在2027年风险试产、2028年量产。具体而言A14的首要增益来自晶体管本身A14使用的是其第二代纳米片GAA晶体管架构。相比N2A14最新公开目标是预计可在相同功耗下提升10%—15%的性能或在相同性能下降低25%—30%的功耗并实现接近20%的逻辑密度提升。A14另一个已公开的核心技术是NanoFlex Pro。通过设计—工艺协同优化也就是DTCO让客户根据不同功能模块对性能、功耗和面积作更细粒度的选择。台积电高级副总裁Kevin Zhang曾明确提到A14依靠强大的设计技术协同优化DTCO大幅延缓了对高数值孔径光刻机的依赖。再一个是Low-NA多重图形化。A14仍将以0.33 NA EUV为主要先进光刻平台在能够单次曝光的层上继续单次曝光只在最紧密、最复杂的少数关键层增加必要的图形分割和多重曝光。掩膜也是很重要的一点。台积电正在通过更复杂的曲线掩模、更高分辨率的多电子束写入和更精细的掩模修正提高0.33 NA EUV在极限图形上的可制造性。台积电在年度报告中明确披露面向A14及更先进节点其掩模技术研发包括优化EUV掩模基板材料提高多电子束掩模写入设备的分辨率优化掩模制造工艺改善曲线图形的关键尺寸均匀性提高图形保真度和套刻精度使用先进电子束检测与修复技术降低掩模缺陷。台积电还在开发新的EUV掩模保护膜和掩模基板以提高良率、生产率和设备应用效率。台积电最大的优势恰恰是可以等。它拥有规模最大的NXE装机基础、成熟的多重曝光技术、较高产能利用率及稳定客户需求不需要为了证明技术领先而提前承担High-NA折旧。这并不代表台积电拒绝High-NA。台积电2025年已经启动面向High-NA扫描设备的光刻技术开发但它更希望等到以下条件出现High-NA设备吞吐量和可用率进一步提升光刻胶、掩模、检测和量测生态成熟使用High-NA节省的工序成本超过新增折旧有足够客户订单摊薄设备成本大芯片半视场拼接问题得到控制。三星处于观望阶段据TrendForce及韩国业界最新报道三星已在其华城Hwaseong园区先后完成了两台ASML High-NA EUV设备包含Twinscan EXE系列的安装部署总投资额突破1万亿韩元约合7.7亿美元。其中首台设备于2025年进场用于研发测试第二台于2026年上半年完成引入。然而三星至今未将其正式导入任何商业化流水线相关量产部署整体处于暂缓与观望状态。报道分析认为三星的谨慎并非因为技术不达标而是来自晶圆代工业务Foundry严峻的损益表压力。High-NA设备单价高达约4亿美元接近传统Low-NA EUV的两倍。在晶圆代工部门自2022年以来持续承压、正在争取盈亏平衡的敏感节点一旦将该设备强行划归商业生产线其巨额的硬件折旧、厂务运维、专属光掩模及配套研发成本将立即计入财务报表极易将代工业务拖回亏损泥潭。三星面临的现实问题包括第一先进节点如2nm GAA客户签约量和订单规模与台积电仍有差距产能利用率若不足以摊薄折旧成本将不可承受第二虽然报道称三星2nm试产良率已取得明显进展但High-NA设备无法自动解决纳米级的晶体管架构优化、EDA软件设计生态及封装配套问题第三在英特尔高调将High-NA导入18A/14A节点、台积电高调算账观望的夹击下三星若贸然大规模量产只会扩大固定成本风险。因此三星当前更理性的策略是“备而不用”将已采购的High-NA设备留在研发与试点线Pilot Line用于试产和工艺摸底严格控制商业化规模扩展。未来三星最有可能的突破口依然在1.4nmSF1.4级逻辑工艺以及下一代垂直通道晶体管VCT先进DRAM领域。尤其是在DRAM领域随着10nm以下存储单元图形精细度逼近物理极限Low-NA多重曝光的掩模层数与工序复杂度急剧上升High-NA EUV依靠单次曝光简化流程的经济价值可能会比逻辑代工更早凸显。但三星目前尚未正式公布清晰的量产时间表。SK海力士为了HBM极为果断与逻辑代工厂台积电、三星因“半视野”和巨额成本而举棋不定不同存储龙头SK海力士在High-NA EUV上采取了极为果断的路线。2025年9月SK海力士在其利川M16厂安装了存储行业首台量产型High-NA EUV。与英特尔早期引进的试产型EXE:5000不同SK海力士引入的是ASML的TWINSCAN EXE:5200B。这是真正面向高产能、大规模量产设计的型号每小时晶圆吞吐量175 片。SK海力士计划在2026 - 2027年左右将High-NA逐步渗入最前沿的0a nm级别DRAM甚至未来的3D DRAM垂直结构DRAM生产中。对于台积电等逻辑代工企业来说大芯片如AI GPU遇到了High-NA的“半视野Half-Field切割与拼图”难题导致曝光效率反而变低。但存储芯片DRAM的物理特性截然不同1避免多重曝光的噩梦随着DRAM工艺演进至1b、1c乃至0a10nm以下节点如果继续使用Low-NA EUV必须经过3次甚至4次EUV多重曝光。这会导致光罩层数剧增、工序极其繁琐良率暴跌。High-NA的单次曝光能大幅简化工艺流程。2支撑HBM核心微缩需求HBM的技术迭代对基础DRAM颗粒的电容密度、通道线宽有着近乎苛刻的要求。SK海力士为了保持其在NVIDIA供应链中的绝对统治地位必须依靠High-NA实现更小尺寸下的高集成度和极致性能。ASML最大的赢家无论晶圆厂打着怎样的算盘作为独家供应商的ASML始终立于不败之地。以其2026年第二季度财报为例ASML净销售额达到93亿欧元毛利率高达54.0%净利润29亿欧元。在66亿欧元的系统销售额中EUV设备收入约38亿欧元非EUV设备收入约28亿欧元EUV收入中只包含一套High-NA系统。也就是说High-NA虽然具备极高战略价值和单机价格但目前并不是ASML收入增长的主要来源。ASML真正的“三驾马车”动力十足第一个是Low-NA EUV。ASML预计2026年交付大约65套Low-NA EUV设备并计划将2027年的Low-NA EUV产能再提高约30%同时已经获得大量2028年订单。这背后的原因也很简单2nm、3nm、HBM、先进DRAM及后续节点仍然需要大量0.33 NA EUV设备。即便部分关键层转向High-NA其他大量工艺层仍会继续使用NXE平台。第二个是DUV浸没式设备。ASML计划在2027年将DUV浸没式设备产能提高约30%目前的产能是约130台并正在研究在2028年再提高30%的产能。因为先进芯片并不是所有层都使用EUV。大量非关键层、成熟工艺、模拟芯片、功率器件及先进封装仍需要DUV。High-NA的出现不会让DUV需求消失反而可能随着晶圆厂整体产能扩张同步增长。第三很多人可能想不到那就是装机服务与升级。第二季度ASML装机管理收入接近28亿欧元。随着全球EUV和DUV设备装机数量增加维护、升级、光源功率提升、生产率改造和计算光刻服务会形成持续性收入。这部分存在的价值客户无论选择提前导入High-NA还是继续依赖Low-NA多重曝光ASML都能获得收入。ASML目前预计2026年总净销售额将在430亿欧元至450亿欧元之间毛利率将在54%至56%之间。写在最后无论如何High-NA EUV的竞争已经从技术可行性进入经济可行性阶段。ASML的High-NA具备8纳米级分辨率相较0.33 NA EUV能够打印小约1.7倍的特征尺寸理论晶体管密度提升潜力达到约2.9倍并可能通过单次曝光替代部分多重曝光。但设备价格、半视场曝光、芯片拼接、光刻胶、掩模、检测设备、吞吐量和产能利用率共同决定它是否比Low-NA更划算。四大巨头最终的分化不过是各自商业现实的映射英特尔缺的是时间所以愿为“技术领先”溢价买单三星缺的是代工利润所以不敢盲目扩大固定折旧台积电缺的不是技术所以稳坐钓鱼台计算最佳ROISK海力士为了HBM的绝对壁垒在存储赛道率先抢跑而ASML揽尽天下订单成为了这场路线分化背后最大的赢家。