UART与Autobaud模块实战：从FIFO流控到自动波特率检测

1. 项目概述：从串口通信到智能波特率检测

在嵌入式开发和通信设备设计的日常工作中，UART（通用异步收发传输器）就像我们与外部世界对话的“嘴巴”和“耳朵”，是最基础也最不可或缺的接口之一。无论是调试信息输出、传感器数据采集，还是模块间的指令交互，都离不开它。但你是否遇到过这样的场景：面对一个未知波特率的设备，需要手动尝试各种速率，或者因为数据流量突发导致数据丢失？这正是标准UART的痛点所在。

传统的UART模块，比如经典的TL16C550或TL16C750，提供了稳定的异步串行通信能力，通过起始位、数据位、校验位和停止位构成的帧结构来传输数据。然而，随着系统复杂度的提升，简单的轮询方式已无法满足高效数据交换的需求。因此，现代UART控制器普遍集成了FIFO缓冲区、可编程中断和DMA机制，以减轻CPU负担，提升系统整体效率。

更进一步，为了应对设备互联时波特率不匹配的挑战，Autobaud（自动波特率检测）功能应运而生。它允许UART模块自动从接收到的特定字符序列（如“AT”命令）中分析出正确的波特率、数据位长度和校验方式，无需手动配置，极大地简化了设备初始化和调试过程。本文将深入拆解一个支持这两种模式的UART/Autobaud模块，从基础寄存器操作到高级的流控制与功耗管理，结合我多年的嵌入式驱动开发经验，为你呈现一套可直接落地的实战指南。

2. 核心操作模式深度解析：UART模式与Autobaud模式

2.1 标准UART模式：可靠通信的基石

标准UART模式是我们最熟悉的工作方式。其核心功能是完成串并转换：将处理器输出的并行数据转换为串行比特流发送出去（TX），同时将接收到的串行比特流转换为并行数据供处理器读取（RX）。模块的状态和接收到的每个字符/帧的完整状态，都可以通过线路状态寄存器（LSR）随时读取，这为实时监控通信质量提供了可能。

为了优化性能，模块提供了FIFO模式。接收和发送FIFO均可缓存最多64字节的数据（接收FIFO每个字节还额外附带3位错误状态位），并拥有可编程的触发水平。这意味着，你可以设置当FIFO中数据达到一定量（如8字节、16字节）时再通知CPU，从而将CPU从频繁的字节级中断中解放出来，用“批处理”的思路大幅降低软件开销。

数据流控制方面，模块支持硬件流控制（RTS/CTS）和软件流控制（XON/XOFF）。硬件流控制通过RTS（请求发送）和CTS（清除发送）两根信号线自动管理数据流，当接收方FIFO快满时，通过拉高CTS通知发送方暂停，能有效防止数据溢出（Overrun），显著减少中断和软件干预。软件流控制则通过在数据流中插入特定的XON（0x11）和XOFF（0x13）控制字符来实现流量管理，适用于只有TX/RX两根数据线的场景。

2.2 Autobaud模式：自适应通信的智能钥匙

Autobaud模式是标准UART模式的增强版，专为需要自适应连接参数的场景设计。其核心能力是自动识别通信参数。模块通过分析接收到的“AT”或“at”命令序列（后跟回车符<CR>，即0x0D），自动计算出通信的波特率、数据位长度（7或8位）和校验方式（奇校验、偶校验或空格校验）。

它的工作原理是一个精密的采样和比对过程：

1. 检测起始沿：模块持续监测RX线，检测到从逻辑1到0的跳变（起始位开始）后，启动计时。
2. 采样起始位宽度：使用一个高速内部时钟（如115200 * 16 Hz）对起始位的低电平持续时间进行采样，直到检测到上升沿（起始位结束）。
3. 查表匹配波特率：将采样得到的计数值与预置的波特率表进行比对，确定最接近的标准波特率（支持从1.2K到115.2Kbps共10种速率）。
4. 识别帧格式：在确定波特率后，模块继续接收后续数据位，从而判断出数据位长度和校验类型。

注意：Autobaud模式仅支持特定的“AT”命令格式来启动检测，例如AT<CR>或atDATA<CR>。序列中的“A/”或“a/”被识别为“重复上一条命令”的指令，不会触发新的参数检测。这意味着，在自动波特率协商阶段，发送方必须发送标准AT命令帧。

一旦成功识别，检测到的参数（波特率除数、数据位、停止位、校验）会自动更新到UART Autobaud状态寄存器（UASR）中，后续通信将基于这些参数进行。此时，传统的波特率除数寄存器（DLL, DLH）和线路控制寄存器（LCR）的相关位将被忽略，由硬件逻辑接管。

3. 核心功能模块与寄存器配置实战

3.1 可编程波特率生成器：通信节奏的掌控者

波特率是串口通信的“心跳”。模块内置的可编程波特率生成器，能够将输入时钟分频，产生16倍于目标波特率的内部时钟（BCLK），用于精确控制位采样时机。

波特率计算公式：目标波特率 = 输入时钟频率 / (16 × 分频除数)

其中，分频除数是一个16位的值，存储在除数锁存器高位（DLH）和除数锁存器低位（DLL）中。例如，输入时钟为12MHz，目标波特率为115200bps，计算过程如下：

1. 计算所需分频除数：除数 = 12,000,000 / (16 * 115200) ≈ 6.51
2. 取整：通常取最接近的整数值，这里取6或7。但为了精确，模块可能支持小数分频或通过OSC_12M_SEL寄存器选择6.5分频因子。
3. 配置寄存器：将整数部分（如6）写入DLL（低8位）和DLH（高8位）。若支持6.5分频，则需设置OSC_12M_SEL=1。

关键操作：

• 访问权限：在向DLL/DLH写入前，必须将线路控制寄存器（LCR）的bit 7（DIV_EN）置1，以启用对波特率除数寄存器的访问。写入完成后，需将DIV_EN清零，恢复正常寄存器映射。
• 睡眠模式禁忌：绝对禁止在睡眠模式（IER[4]=1）下写入DLL和DLH。必须在禁用睡眠模式后，才能修改波特率。

3.2 FIFO、中断与DMA：数据吞吐的三驾马车

如何高效地搬运数据，是UART驱动设计的核心。模块提供了轮询、中断和DMA三种模式，适应不同场景。

1. FIFO控制与触发水平FIFO的启用和配置通过FIFO控制寄存器（FCR）完成。将FCR[0]置1即可启用收发FIFO。更关键的是设置触发水平（Trigger Level），它决定了何时产生中断或DMA请求。

触发水平的设置较为灵活，涉及FCR、触发水平寄存器（TLR）和辅助控制寄存器（SCR）的协同配置：

• 基础设置：当SCR[6]（TX）和SCR[7]（RX）为0，且TLR的相应字段为0时，触发水平由FCR[7:6]（RX）和FCR[5:4]（TX）决定，提供几个固定档位（如8、16、56字符）。
• 精细设置：当SCR[6]或SCR[7]为1时，触发水平由TLR和FCR的相应位共同组成的6位值决定（1-63），实现了以1字节为粒度的精细控制。

配置流程示例（设置接收FIFO触发水平为28字节）：

1. 确保能访问EFR和TLR：LCR = 0xBF->EFR[4] = 1->MCR[6] = 1。
2. 设置SCR[7]=0（先禁用精细粒度）。
3. 计算并设置值：28 = 4 * 7。因此设置TLR[7:4] = 0x7。
4. 设置SCR[7]=1（启用精细粒度模式，此时TLR[7:4]的值生效）。
5. 恢复寄存器访问：LCR = 0xBF->EFR[4] = 0->MCR[6] = 0。

2. 中断机制详解中断通过UART_nIRQ引脚输出，由中断使能寄存器（IER）控制开关，状态由中断标识寄存器（IIR）反映。IIR[0]指示是否有中断挂起（0表示有），IIR[5:1]标识中断类型。

中断共有7种，分为6个优先级（数字越小优先级越高）：

1. 接收线路状态错误（最高）：包括溢出（OE）、帧错误（FE）、奇偶校验错误（PE）或间隔（BI）错误。读取LSR可清除OE中断；读取RHR直至错误字符被取走可清除FE/PE/BI中断。
2. 接收数据就绪（RHR）：当接收FIFO中的数据量达到或超过触发水平时产生。通过读取RHR直至FIFO水平低于触发水平来清除。
3. 接收超时：当接收FIFO中有数据但RX线空闲时间超过（4×字长+12）个位时间时产生。读取RHR可清除。
4. 发送保持寄存器空（THR）：当发送FIFO为空（FIFO禁用时）或低于触发水平（FIFO启用时）产生。向THR写入数据直至FIFO水平超过触发水平来清除。
5. Modem状态变化：当CTS、DSR等Modem状态线发生变化时产生。读取MSR可清除。
6. XOFF/特殊字符：接收到XOFF流控字符或特殊字符时产生。接收到XON字符或读取IIR可清除。

3. DMA传输模式DMA模式能进一步解放CPU，适用于大数据量传输。模块支持4种DMA模式（Mode 0-3），通过FCR[3]或SCR[2:1]选择。

• 模式0：无DMA。
• 模式1：UART_nDMA_REQ0用于TX，UART_nDMA_REQ1用于RX（全双工）。
• 模式2：UART_nDMA_REQ0用于RX（仅接收）。
• 模式3：UART_nDMA_REQ0用于TX（仅发送）。

DMA请求生成逻辑：

• 接收：当接收FIFO中的数据量达到触发水平时，DMA请求信号拉低（有效）。系统DMA控制器读取指定数量（触发水平值）的字节后，请求信号拉高（无效）。
• 发送：当发送FIFO为空时，DMA请求信号拉低。系统DMA控制器写入指定数量的字节后，请求信号拉高。如果FIFO再次有空闲空间接收一个触发水平的数据量，请求会再次被拉低。

重要约束：当同时启用流控制和中断/DMA时，必须确保流控制的HALT触发水平（TCR[3:0]）大于或等于接收FIFO的触发水平（TLR[7:4]或FCR[7:6]）。否则，可能出现FIFO已满但流控信号还未生效，导致数据丢失或DMA/中断逻辑卡死。

3.3 硬件与软件流控制：确保数据不丢失的保险丝

在高波特率或不确定延迟的通信中，流控制是保证数据可靠性的关键。

硬件流控制（RTS/CTS）通过增强功能寄存器（EFR）的bit 7和bit 6独立启用自动CTS和自动RTS。

• 自动RTS：由接收方控制。当接收FIFO数据量低于TCR[7:4]设定的RESUME水平时，RTS信号拉低（有效），邀请对方发送。当数据量达到TCR[3:0]设定的HALT水平时，RTS拉高（无效），请求对方暂停。由于信号传播延迟，发送方可能在RTS变高后仍多发一个字节。
• 自动CTS：由发送方检查。发送每个字节前，会检查CTS引脚状态。只有CTS为低（有效）时才发送。CTS必须在当前正在发送的字符的最后一个停止位的中间点之前变为高电平，才能阻止下一个字符的发送。

软件流控制（XON/XOFF）通过EFR[3:0]配置收发双方使用的流控字符对（XON1/XOFF1, XON2/XOFF2）。字符存储在专用的XON1/2、XOFF1/2寄存器中。

• 接收端（RX）：模块将接收到的数据与预设的XOFF字符比较。匹配则暂停发送（在完成当前字符后），并可能产生XOFF中断。要恢复发送，必须接收到匹配的XON字符。
• 发送端（TX）：当本地的接收FIFO数据量超过TCR[3:0]（HALT水平）时，模块会自动发送XOFF1/2字符给对方。当数据量降到TCR[7:4]（RESUME水平）以下时，自动发送XON1/2字符。
• 特殊字符检测：EFR[5]启用后，模块会将接收数据与XOFF2比较，匹配则产生特殊字符中断，但不会停止传输。该字符会被存入FIFO，中断通过读取IIR清除。

实操心得：硬件流控制效率更高，几乎不占用数据带宽，但需要额外的物理连线。软件流控制无需额外连线，但会占用数据带宽，且在高误码率环境下，流控字符本身可能出错，导致通信锁死。在实际项目中，如果硬件引脚充足，优先推荐使用硬件流控制。

3.4 睡眠模式与功耗管理

对于电池供电设备，功耗至关重要。模块的睡眠模式（Sleep Mode）是一个低功耗特性，通过设置IER[4] = 1（且EFR[4]=1）来启用。

进入睡眠模式的条件（与关系）：

1. RX数据线处于空闲状态（逻辑1）。
2. 发送FIFO和发送移位寄存器均为空。
3. 除THR中断外，没有其他中断挂起。

进入睡眠模式后，模块内部时钟和波特率时钟会停止，大幅降低功耗。模块会在以下事件中被唤醒：

• RX数据线有任何变化（起始位）。
• 有数据写入发送FIFO。
• Modem输入引脚（如CTS, DSR）状态发生变化。

唤醒事件可以配置为产生中断（通过设置SCR[4]=1），便于系统及时响应。

关键警告：再次强调，切勿在睡眠模式下修改DLL和DLH寄存器。修改波特率前，务必先通过清除IER[4]来禁用睡眠模式。

4. 模块初始化与配置流程详解

根据技术手册，一个典型的、启用FIFO和中断、但不使用DMA的UART模块初始化可分为三个步骤。下面我结合寄存器操作，详细解析每一步的意图和注意事项。

4.1 第一步：软件复位（Software Reset）

目标：将模块置于一个已知的、干净的初始状态。

1. 启用增强功能访问：要写入IER的高四位和MCR的高三位，必须先让EFR[4]=1。为此，先向LCR写入0xBF（访问EFR），然后设置EFR[4]=1。
2. 允许访问IER和MCR：向LCR写入0x80，此时可以安全地修改IER和MCR。
3. 清零IER和MCR：IER = 0x00（禁用所有中断），MCR = 0x00（禁用自动流控、循环回环等）。
4. 移除UART Break：确保LCR[6] = 0（Break控制位清零）。
5. 模块复位：向模式定义寄存器1（MDR1）写入0x03（MDR1[2:0] = 0b011），将UART置于复位状态。这是关键一步，确保所有状态机复位。

4.2 第二步：FIFO配置与使能

目标：设置FIFO的触发水平，并启用FIFO功能。

1. 启用TCR/TLR访问：TCR和TLR寄存器受EFR[4]和MCR[6]双重保护。由于第一步已设置EFR[4]=1，此处只需设置MCR[6]=1。
2. 配置触发水平寄存器：
   • 根据系统需求（如DMA突发长度、CPU中断处理频率），确定接收和发送FIFO的触发水平。
   • 将计算好的水平值写入TCR（用于硬件/软件流控制的HALT/RESUME水平）和TLR（用于中断/DMA的触发水平）。
3. 配置并启用FIFO：向FCR寄存器写入目标值。例如，FCR = 0xC7表示：启用TX/RX FIFO（bit0=1），清除RX FIFO（bit1=1），清除TX FIFO（bit2=1），选择DMA模式0（bit3=0，如果不用DMA），并设置TX/RX FIFO触发水平（bit5-4, bit7-6，具体值需根据SCR和TLR的状态决定）。
4. 关闭特殊寄存器访问：配置完成后，将EFR[4]和MCR[6]清零，防止后续误操作。LCR = 0xBF->EFR[4] = 0->MCR[6] = 0。

4.3 第三步：通信参数配置与模块使能

目标：设置波特率、数据格式（字长、停止位、校验），最后激活模块。

1. 时钟选择：如果系统时钟是12MHz，并希望使用6.5分频因子来获得精确的115200bps等波特率，需要设置OSC_12M_SEL = 1。
2. 设置数据格式：向LCR写入目标值，配置字长、停止位和校验。例如，LCR = 0x03表示：8位数据，1位停止位，无校验。
3. 设置波特率：
   • 设置LCR[7] = 1，启用对DLL和DLH的访问。
   • 根据公式除数 = 输入时钟频率 / (16 × 目标波特率)计算除数，并分别写入DLL（低字节）和DLH（高字节）。
   • 设置LCR[7] = 0，恢复正常的寄存器映射。
4. 配置中断：根据应用需要，向IER写入相应的值来使能特定中断。例如，IER = 0x01使能接收数据就绪中断（RHR）。
5. 使能UART（退出复位）：向MDR1写入0x00（MDR1[2:0] = 0b000），选择标准UART模式，模块正式开始工作。

如果需要使用Autobaud模式，则在第5步向MDR1写入0x02（MDR1[2:0] = 0b010）。此时，波特率和帧格式将由硬件自动检测，无需手动配置DLL/DLH和LCR[5:0]。

5. 关键问题排查与实战技巧

5.1 常见问题速查表

5.2 寄存器访问的“锁与钥匙”机制

这个模块的寄存器访问权限设计得非常严谨，很多高级功能寄存器（如EFR、IER高4位、MCR高3位、TCR、TLR）需要特定的“钥匙”才能写入。这个机制防止了误操作，但也容易让开发者踩坑。

核心钥匙：

• EFR[4] (ENHANCED_EN)：这是总钥匙。必须为1，才能写入IER[7:4]、FCR[5:4]、MCR[7:5]。
• MCR[6] (TCR_TLR)：这是访问TCR和TLR寄存器的第二把钥匙。需要EFR[4]=1且MCR[6]=1。
• LCR[7] (DIV_EN)：这是访问波特率除数寄存器（DLL, DLH）的钥匙。为1时，地址偏移0x00和0x04映射到DLL和DLH，而非RHR/THR和IER。

标准操作流程（以配置自动RTS/CTS为例）：

1. LCR = 0xBF// 解锁EFR
2. EFR[4] = 1// 拿起总钥匙
3. LCR = 0x80// 恢复正常映射，但EFR[4]=1已生效，现在可以写IER高4位和MCR高3位
4. MCR[6] = 1// 拿起TCR/TLR的钥匙（如果需要配置它们）
5. EFR[7] = 1; EFR[6] = 1;// 启用自动CTS和自动RTS
6. TCR = 0x84// 示例：设置HALT水平=4，RESUME水平=8（需根据FIFO大小调整）
7. LCR = 0xBF// 再次解锁EFR以关闭访问
8. EFR[4] = 0; MCR[6] = 0;// 归还钥匙
9. LCR = 0x03// 设置正常通信参数（8N1）

5.3 调试技巧：利用LSR和IIR寄存器

当通信异常时，线路状态寄存器（LSR）和中断标识寄存器（IIR）是你最好的朋友。

• LSR：实时反映收发状态和错误。

  • LSR[0] (RX_FIFO_E)：为1表示FIFO中有数据可读。这是轮询模式下的核心判断位。
  • LSR[1] (RX_OE)：溢出错误。说明接收移位寄存器中的数据还没来得及搬入FIFO，新数据就来了。增大接收FIFO触发水平或使用更快的DMA/中断服务是根本解决方法。
  • LSR[2] (RX_PE)/LSR[3] (RX_FE)：奇偶校验错误或帧错误。立即检查双方波特率、数据格式（LCR）是否匹配，并检查物理链路。
  • LSR[6] (TX_SR_E)/LSR[5] (TX_FIFO_E)：发送移位寄存器空、发送保持寄存器空。在查询发送时，判断是否可以写入新数据。

• IIR：准确告诉你中断来源。在中断服务程序（ISR）中，首先读取IIR，根据其值跳转到对应的处理分支，并执行正确的清除操作。一个常见的错误是只处理数据，忘了检查错误中断（如LSR[7]置位时产生的中断），导致错误累积。

最后，关于功耗优化，除了使用睡眠模式，在确定长时间不通信时，可以通过设置MDR1[2:0] = 0x7来彻底禁用UART模块（关闭状态机），但这不会门控时钟。若要达到最低功耗，应在睡眠模式下，并将DLL和DLH设置为0xFFFF，同时确保没有待处理的中断，让模块进入深度休眠。唤醒后，需要重新初始化波特率等参数。