1. 项目概述与EMIF核心价值在嵌入式系统尤其是像TMS320C6745/6747这类高性能数字信号处理器的设计中外部存储器接口EMIF扮演着“数据吞吐大动脉”的角色。你可以把它想象成处理器与外部世界进行海量数据交换的唯一高速公路出入口。DSP内核运算能力再强如果数据进不来、出不去或者速度跟不上整个系统的性能就会遭遇瓶颈。我处理过不少项目初期只关注算法优化后期却卡在存储器访问延迟上不得不回头重新审视硬件设计和驱动配置教训深刻。TMS320C674x系列DSP提供了两个EMIF模块EMIFA和EMIFB。这不仅仅是简单的复制而是针对不同应用场景的精准设计。EMIFA更像一个“多面手”它的主战场是连接各类异步存储器比如用于存储启动代码和固件的NOR Flash、存放大量音频或图像数据的NAND Flash以及作为高速数据缓冲的异步SRAM。同时它还“兼职”提供了一个16位的SDRAM接口用于中等带宽需求的场景。而EMIFB则是一个纯粹的“性能专家”专注于提供高达32位宽、152MHz时钟的高速SDRAM接口专门喂饱那些对内存带宽有极致要求的实时信号处理任务。理解EMIF核心在于掌握其“可编程时序”的精髓。与单片机那种固定死板的读写时序不同DSP的EMIF允许你根据具体连接的存储器芯片手册精细地配置地址建立时间、读写选通脉冲宽度、保持时间等数十个参数。这种灵活性是把双刃剑配置得当系统稳如磐石性能拉满配置不当轻则数据出错重则系统根本无法启动。接下来我们就深入EMIFA和EMIFB的肌理从硬件连接到软件配置把这条“数据高速公路”的每一个匝道、限速和交通规则都搞清楚。2. EMIFA接口深度解析异步存储器的瑞士军刀EMIFA接口是C6745/6747上功能最复杂、也最常用的外部存储接口。它的设计目标很明确用一套硬件资源灵活适配市面上主流的、时序各异的异步存储器。2.1 核心特性与硬件资源盘点首先我们得摸清家底。对于ZKB封装的芯片EMIFA提供了一个16位的数据总线PTP封装为8位以及最多15根地址线EMA_A[14:0]。最宝贵的资源是四个异步片选信号EMA_CS[5:2]每个片选都可以独立连接一个不同的存储器设备并拥有完全独立的时序配置寄存器CE2CFG到CE5CFG。这意味着你可以在同一块板上挂载一个NOR Flash、一个NAND Flash和两块SRAM各自运行在最优的时序下互不干扰。注意芯片的启动引导程序Bootloader对片选有固定要求。如果你打算从NOR Flash启动启动镜像必须放在连接在**EMA_CS[2]上的NOR Flash中。如果从NAND Flash启动则必须放在EMA_CS[3]**上。这个硬件约定无法更改在规划PCB布局时就必须确定。异步通信的核心是握手信号。EMIFA提供了EMA_OE输出使能和EMA_WE写使能来控制读写方向。而EMA_WAIT信号则是实现与低速存储器兼容的关键。当存储器需要更多时间准备数据时例如NOR Flash的读周期较长可以通过拉低EMA_WAIT信号通知EMIFA控制器插入等待周期从而自动延长读写时序无需CPU干预。2.2 关键时序参数配置实战数据手册里的时序参数表如Table 6-21, 6-22乍看很复杂其实我们可以把它翻译成驱动工程师最关心的几个寄存器字段。每个异步片选配置寄存器CE2CFG - CE5CFG都包含以下几组关键参数建立时间Setup Time, 如RS,WS在发出读OE或写WE选通信号之前地址和片选信号需要保持稳定的时钟周期数。这对应存储器手册里的t_{AS}或t_{CS}参数。选通时间Strobe Time, 如RST,WSTOE或WE信号保持有效的时钟周期数。这决定了读/写脉冲的宽度对应存储器手册里的t_{OE}、t_{WP}等。保持时间Hold Time, 如RH,WH在选通信号无效后地址和片选信号需要继续保持稳定的时钟周期数。对应t_{AH}或t_{CH}。总线周转时间Turn Around Time,TA在总线从写操作切换到读操作或在不同设备间切换时需要插入的空闲周期防止总线冲突。配置计算示例假设我们连接一个读周期为70ns的NOR FlashEMIFA时钟EMA_CLK配置为100MHz周期E10ns。读建立时间RS查Flash手册要求地址建立时间t_{AS} 10ns。我们需要配置RS使得RS * E 10ns。RS1时时间为10ns刚好满足。通常我会留20%-30%余量这里可设RS220ns。读选通时间RSTFlash要求读使能低电平宽度t_{OE} 30ns。需要RST * E 30ns。RST3时为30ns满足最小要求。同样考虑余量可设RST440ns。读保持时间RHFlash要求t_{AH} 5ns。需要RH * E 5ns。RH110ns即可满足并留有余量。那么这个NOR Flash的读访问时间无等待周期时就是(RS RST RH) * E (241)*10ns 70ns与芯片规格匹配。在实际代码中你需要根据计算出的周期数去设置对应CE2CFG寄存器的MTYPE选择存储器类型如8位/16位异步、READ_SETUP、READ_STROBE、READ_HOLD等字段。2.3 NAND Flash控制器的特殊福利EMIFA对NAND Flash的支持不仅仅是简单的总线连接它内部集成了一个硬件ECC纠错码引擎这是个大杀器。它支持对512字节的数据块进行1位或4位的ECC计算和校验。在读写NAND时你只需要操作数据端口硬件会自动计算ECC值并写入到NAND的备用区Spare Area或者在读取时自动校验并纠正单位错误。实操要点在NAND Flash控制寄存器NANDFCR中使能ECC功能并选择1位或4位模式。写入数据时在写完一个512字节页后ECC值会自动计算并存入NANDFxECC寄存器x对应片选号。你必须将这个值写入NAND页对应的备用区。读取数据时在读完一个页后从备用区读出之前存储的ECC值写入NANDFxECC寄存器。硬件会自动与当前读出的数据计算的ECC值比较。如果发生单位错误NANDFSR寄存器会置位并且错误数据的地址和正确值会记录在NANDERRADD和NANDERRVAL寄存器中部分型号的控制器甚至能自动纠正数据总线上的错误。切记ECC是按512字节块进行的。如果你操作的字节数不是512的整数倍需要妥善处理剩余部分和ECC的对应关系否则校验会失败。3. EMIFA的SDRAM支持与配置精要虽然EMIFA主打异步接口但其附带的SDRAM支持能力对于需要额外内存但带宽要求不极致的场景非常实用。它使用专用的EMA_CS[0]作为SDRAM片选。3.1 SDRAM配置速查与连接EMIFA的SDRAM控制器支持标准的Mobile SDRAM注意数据手册明确说明不支持Mobile SDRAM此处应为笔误实际支持标准SDRAM配置相对固定数据宽度固定16位。地址线使用EMA_A[12:0]和EMA_BA[1:0]Bank地址。控制信号EMA_RAS行选通、EMA_CAS列选通、EMA_WE写使能、EMA_SDCKE时钟使能。支持规格1、2、4个Bank8、9、10、11位列地址CAS LatencyCL为2或3。Table 6-17是硬件设计的宝典它列出了所有支持的SDRAM颗粒配置。例如你想扩展一个总容量64Mb8MB的SDRAM可以选择一个“4M x 16 x 4 banks”的颗粒。查表可知这需要13根行地址EMA_A[12:0]、11根列地址实际使用EMA_A[10:0]因为A[10]也用于预充电命令、2根Bank地址EMA_BA[1:0]。连接示意图解读图6-12是一个经典的参考设计。EMA_D[15:0]直接连SDRAM的DQ[15:0]。EMA_A[12:0]连SDRAM的A[12:0]。EMA_BA[1:0]连BA[1:0]。控制信号EMA_RAS/CAS/WE/SDCKE一一对应连接。特别注意EMA_WE_DQM[1:0]信号它们连接SDRAM的UDQM/LDQM用于在字节写入时屏蔽高/低字节对于16位接口这两个信号通常直接使用。3.2 SDRAM控制器寄存器配置流程配置SDRAM不能一蹴而就必须遵循严格的上电初始化序列这个序列由控制器硬件自动完成但我们需要通过寄存器提供正确的参数。设置SDRAM配置寄存器SDCRSDWID设置数据总线宽度对于EMIFA固定为016位。NM设置列地址宽度。对应你的SDRAM列地址线数量8/9/10/11。CL设置CAS延迟根据SDRAM芯片性能和时钟频率选择2或3。IBANK设置内部Bank数0对应2 banks1对应4 banks注意1 bank的配置可能不常用。PAGESIZE这个不是指内存页而是EMIF内部的行大小通常设置为与列地址匹配的值。设置SDRAM时序寄存器SDTIMR这是最影响性能和稳定性的部分。需要根据SDRAM芯片手册和EMIFA时钟频率计算。T_RFC自动刷新周期。计算方式Trfc (ns) / EMA_CLK周期(ns)向上取整。例如Trfc75ns时钟周期10ns则T_RFC ceil(75/10) 8。T_RP预充电到激活延时。同样用Trp / 时钟周期计算。T_RCD行选通到列选通延时。T_WR写恢复时间。T_RAS行激活时间。这个参数尤其关键设置过小会导致数据丢失通常设为芯片允许的最大值更安全。设置SDRAM刷新控制寄存器SDRCRRR刷新率。计算方式刷新间隔(ns) / EMA_CLK周期(ns)。SDRAM标准要求每64ms刷新8192行所以每行的刷新间隔是64ms / 8192 ≈ 7.8125us。如果EMA_CLK100MHz10ns则RR 7.8125us / 10ns ≈ 781。需要将这个值写入寄存器。执行初始化在配置好上述寄存器后向SDRAM配置寄存器SDCR的INIT位写入1控制器便会自动执行一整套上电初始化命令序列包括预充电、多个自动刷新、模式寄存器设置MRS等。完成后INIT位会自动清零SDRAM即可正常读写。避坑指南SDRAM配置失败十有八九是时序参数算错了。务必使用芯片手册给出的最大值Max进行计算并考虑PCB走线延迟带来的余量。例如T_RAS和T_RC行周期时间如果设置不满足芯片要求系统可能在频繁访问后出现随机错误。建议初期配置时在计算值上额外增加10-20%的余量待系统稳定后再尝试收紧时序以提升性能。4. EMIFB接口为高性能SDRAM而生EMIFB是C6745/6747上的高性能存储接口它剥离了异步控制逻辑专注于提供一条到SDRAM的32位宽、高速、低延迟的通道。其内部采用分离事务总线允许读和写操作并发这对于DSP的EDMA增强型直接内存访问控制器进行后台数据搬运时提升系统吞吐量至关重要。4.1 硬件设计与连接方案EMIFB的数据总线EMB_D[31:0]是32位的这意味着在相同时钟频率下其理论带宽是EMIFA16位的两倍。它支持连接单个32位SDRAM或两个16位SDRAM并联组成32位。连接方案选择方案A单颗32位SDRAM图6-22。连接最简单地址线EMB_A[12:0]、控制线EMB_RAS/CAS/WE、时钟EMB_CLK、时钟使能EMB_SDCKE都直接连接。数据线EMB_D[31:0]连接芯片的DQ[31:0]。字节使能EMB_WE_DQM[3:0]连接芯片的DQM[3:0]。这是追求高集成度和简化布局的首选。方案B双颗16位SDRAM并联图6-23。将两颗16位SDRAM的地址、控制、时钟信号全部并联。数据总线高16位EMB_D[31:16]接第一颗芯片的DQ[15:0]低16位EMB_D[15:0]接第二颗芯片。EMB_WE_DQM[3:2]接第一颗芯片的UDQM/LDQMEMB_WE_DQM[1:0]接第二颗芯片。这种方案在物料选型和成本上可能更有优势。地址线连接技巧Table 6-24是硬件工程师的接线表。例如使用一颗256Mb32M x 8的32位SDRAM容量为1Gb128MB。查表“256M bits”行“x32”列对应“SDRAM A[11:0]”和“EMIFB EMB_A[11:0]”。这意味着你需要将SDRAM的地址线A[11:0]连接到EMIFB的EMB_A[11:0]。SDRAM的A12线可能悬空或接地具体看芯片手册而EMIFB的EMB_A[12]在此配置下不使用。务必核对你的SDRAM行地址线是A0~A12吗列地址是A0~A9吗预充电位是否是A10这些都需要与EMIFB控制器的预期一致。4.2 高性能配置与电气时序考量EMIFB支持高达152MHz的时钟频率在特定温度和电压条件下。要达到这个性能除了配置正确的时序寄存器SDTIM1,SDTIM2还必须严格考虑负载限制。数据手册6.11.1节明确指出EMIFB最多驱动两个SDRAM负载或等效的异步负载。如果你连接了两颗SDRAM就已经达到了负载上限。此时信号完整性成为设计成败的关键。超过两个负载最高工作频率必然会下降。电气时序实战分析以Table 6-27为例当核心电压CVDD1.2V目标频率133MHz周期7.5ns时t_{d(CLKH-AV)}时钟上升沿到地址有效延迟最大为5.1ns。t_{su(DV-CLKH)}数据建立时间最小为0.8ns。t_{h(CLKH-DIV)}数据保持时间最小为1.5ns。这意味着从DSP输出地址到SDRAM采样到地址有5.1ns的延迟。而SDRAM必须在时钟上升沿前0.8ns准备好数据并在之后保持1.5ns。我们在做PCB布局时必须通过控制走线长度确保时钟、地址、数据和控制信号的飞行时间Flight Time满足这个时序余量。通常需要利用IBIS模型进行板级仿真来确认在负载情况下建立时间和保持时间是否依然满足。配置建议在软件初始化时如果你无法确保硬件布局是最优的一个保守的做法是从较低的频率开始。例如先配置为100MHz甚至66MHz确保系统能稳定启动和运行基础测试。然后再逐步提高时钟频率并进行长时间、大数据量的读写压力测试如Memtest观察是否出现错误。同时可以适当放宽SDRAM控制器中的T_RCD、T_RP等时序参数增加系统稳定性。5. 寄存器详解与驱动编写要点无论是EMIFA还是EMIFB最终都需要通过配置一堆内存映射寄存器来驱动。理解这些寄存器的功能是编写稳定可靠驱动的基础。5.1 EMIFA核心寄存器组全局控制类MIDR模块ID寄存器用于识别芯片型号和版本驱动中可用来做兼容性检查。AWCC异步等待周期配置寄存器设置所有异步片选共用的最大等待周期超时值。异步片选配置寄存器CE2CFG~CE5CFG每个寄存器控制一个片选区域。需要配置MTYPE存储器类型和宽度、READ_SETUP、READ_STROBE、READ_HOLD、WRITE_SETUP、WRITE_STROBE、WRITE_HOLD、TA周转时间以及EW是否使能扩展等待等。这是异步接口配置的核心。SDRAM控制类SDCRSDRAM配置寄存器设置数据宽度、行列地址、Bank数、CAS延迟等。SDRCRSDRAM刷新控制寄存器设置刷新速率。SDTIMRSDRAM时序寄存器设置各种延迟参数。SDSRETR自刷新退出时序寄存器用于低功耗模式唤醒。NAND Flash专用寄存器NANDFCR/NANDFSR控制和状态寄存器。NANDFxECC各片选的ECC值寄存器。NAND4BITECCx/NANDERRADDx/NANDERRVALx4位ECC相关寄存器和错误地址/值寄存器。5.2 EMIFB核心寄存器组EMIFB的寄存器集更精简专注于SDRAM控制SDCFG等同于EMIFA的SDCR进行SDRAM基本配置。SDRFC刷新控制寄存器。SDTIM1/SDTIM2两个时序寄存器将各种时序参数如T_RFC,T_RP,T_RCD,T_WR,T_RAS等分布其中。需要仔细查阅数据手册和用户指南了解每个位域对应的参数。SDCFG2额外的SDRAM配置寄存器可能包含一些高级特性控制位。BPRIO外设总线突发优先级寄存器在多主设备如CPU、EDMA、USB竞争EMIFB带宽时用于调整仲裁优先级。在EDMA频繁搬运数据时合理设置此寄存器可以避免CPU访问被阻塞。5.3 驱动初始化代码框架以EMIFA SDRAM为例下面是一个简化的C语言初始化步骤框架假设使用CS0连接SDRAM#include stdint.h // 假设寄存器地址已定义例如 #define EMIFA_SDCR (*(volatile uint32_t *)0x68000008) #define EMIFA_SDRCR (*(volatile uint32_t *)0x6800000C) #define EMIFA_SDTIMR (*(volatile uint32_t *)0x68000020) void emifa_sdram_init(void) { // 1. 软件延时确保SDRAM电源和时钟稳定通常200us delay_us(500); // 2. 配置SDRAM时序寄存器 (SDTIMR) // 示例值必须根据实际SDRAM芯片手册和EMIF时钟计算 uint32_t timr_value 0; timr_value | (8 24); // T_RFC 8 cycles timr_value | (2 20); // T_RP 2 cycles timr_value | (2 16); // T_RCD 2 cycles timr_value | (2 12); // T_WR 2 cycles (必须2) timr_value | (6 8); // T_RAS 6 cycles (必须5) // ... 设置其他时序参数 EMIFA_SDTIMR timr_value; // 3. 配置SDRAM刷新控制寄存器 (SDRCR) // 刷新率计算RR (刷新间隔 / EMIF时钟周期) - 1 // 例如刷新间隔7.8125us时钟周期10ns (100MHz) RR 781 - 1 780 EMIFA_SDRCR 780; // 设置RR字段 // 4. 配置SDRAM配置寄存器 (SDCR)并启动初始化 uint32_t sdcr_value 0; sdcr_value | (0x0 31); // SDRAM使能 sdcr_value | (0x1 27); // IBANK: 02 banks, 14 banks (根据芯片选择) sdcr_value | (0x2 24); // CL: CAS延迟 22 cycles, 33 cycles sdcr_value | (0x1 20); // NM: 列地址位数 08位, 19位, 210位, 311位 sdcr_value | (0x0 19); // SDWID: 数据总线宽度 016位 (EMIFA固定) // ... 设置其他配置位如PAGESIZE sdcr_value | (0x1 10); // INIT位写1启动初始化序列 EMIFA_SDCR sdcr_value; // 5. 等待初始化完成INIT位由硬件清零 while (EMIFA_SDCR (0x1 10)) { // 空循环或加入超时判断 } // 6. 初始化完成SDRAM进入正常模式IDLE状态可以进行读写访问 }关键提醒上述代码中的时序参数如T_RFC, T_RP等和配置值如IBANK, CL, NM必须根据你实际使用的SDRAM芯片数据手册和EMIFA的工作时钟频率精确计算得出这里的数值仅为示例格式。错误的配置是导致SDRAM无法工作或运行不稳定的最常见原因。6. 硬件设计检查清单与调试心得基于TMS320C674x的EMIF设计硬件是基础软件是灵魂。这里分享一份硬件设计检查清单和调试中踩过的坑。6.1 PCB设计检查清单电源与去耦SDRAM和Flash的VDD/VDDQ电源是否干净每个电源引脚附近是否有至少一个100nF的陶瓷去耦电容对于SDRAM建议在电源入口处增加一个10uF的钽电容。DSP的EMIF接口电源DVDD是否与存储器电源电压匹配均为3.3V LVCMOS两者之间的电平转换是否需要时钟信号EMA_CLK或EMB_CLK到所有SDRAM芯片的走线是否等长建议作为差分对与时钟地进行布线并做好端接通常串联22欧姆电阻。时钟线是否远离其他高速数字信号线以避免串扰地址/数据/控制总线同一组总线如DATA[15:0]的走线长度是否尽量匹配长度偏差应控制在几十mil以内以减小时序偏移。总线是否避免了跨越电源分割平面最好有一个完整的地平面作为参考。对于较长走线2英寸是否考虑了端接DSP的EMIF输出驱动能力较强在低速下可能不需要但在100MHz以上建议查阅数据手册的驱动强度设置并在接收端SDRAM考虑并联或串联端接。片选与信号连接确认EMA_CS[2]连接NOR Flash如需NOR启动EMA_CS[3]连接NAND Flash如需NAND启动。确认SDRAM的A10引脚连接到了EMIF的EMA_A[10]或EMB_A[10]因为该地址线在SDRAM命令周期中用作预充电Precharge控制。EMA_WAIT/EMB_WAIT信号是否已上拉确保异步存储器在未准备好时能正确拉低此线。6.2 常见问题与软件调试手段问题系统启动失败无法从外部存储器加载代码。排查首先确认Boot Mode引脚配置是否正确。然后用仿真器连接DSP在初始化EMIF之前设置断点。单步执行EMIF初始化代码观察各配置寄存器是否写入成功。使用CCS的Memory Browser视图尝试直接读取外部存储器的固定地址如NOR Flash的厂商ID/设备ID地址。如果读不到正确数据检查片选信号波形用示波器看EMA_CSx在访问时是否有低电平脉冲读使能信号EMA_OE是否有有效脉冲地址线是否在变化数据线是否有数据输出可能原因时序配置寄存器值错误特别是建立/保持时间、存储器芯片未正确复位、电源或时钟问题。问题SDRAM测试通过但运行大型算法时偶尔出现数据错误。排查这通常是时序余量不足或信号完整性问题。运行一个持续的压力测试如反复读写全内存范围的不同数据模式。同时降低时钟频率将EMIF时钟暂时调低看错误是否消失。如果消失则是时序或信号问题。调整时序参数在计算值基础上逐步增加T_RCD、T_RP、T_RAS等参数增加1-2个周期看稳定性是否改善。检查电源纹波用示波器探头带宽足够测量SDRAM的VDD和VDDQ电源在DSP大量访问时是否有大的跌落或噪声。检查PCB重点检查时钟线和数据线的过孔、拐角是否存在阻抗不连续。问题NAND Flash读写正常但ECC经常报错。排查首先确认读写的数据长度是512字节的整数倍。如果不是需要手动处理剩余部分。检查在写入时是否将NANDFxECC寄存器计算出的值正确地编程到了NAND Flash页的备用区Spare Area的对应位置。检查在读取时是否先将备用区读出的ECC值写入了NANDFxECC寄存器然后再去读取主数据区。顺序错误会导致校验失败。可能原因NAND Flash本身有坏块。需要在驱动中实现坏块管理BBM策略跳过出厂标记的或运行时新发现的坏块。调试EMIF是一个系统工程需要软件工程师和硬件工程师紧密配合。我的习惯是在硬件回板前就用Excel或脚本根据选型的存储器芯片手册把EMIF所有配置寄存器的值计算好并写好初始化代码的注释。板子一旦上电先不追求性能以求稳为主用最宽松的时序参数让系统先跑起来。然后再像拧螺丝一样一步步收紧时序提升频率同时用压力测试验证每一个改动。记住存储系统的稳定性高于一切一个偶发的数据错误可能导致整个系统数小时后的崩溃排查起来极其痛苦。
1. 项目概述与EMIF核心价值在嵌入式系统尤其是像TMS320C6745/6747这类高性能数字信号处理器的设计中外部存储器接口EMIF扮演着“数据吞吐大动脉”的角色。你可以把它想象成处理器与外部世界进行海量数据交换的唯一高速公路出入口。DSP内核运算能力再强如果数据进不来、出不去或者速度跟不上整个系统的性能就会遭遇瓶颈。我处理过不少项目初期只关注算法优化后期却卡在存储器访问延迟上不得不回头重新审视硬件设计和驱动配置教训深刻。TMS320C674x系列DSP提供了两个EMIF模块EMIFA和EMIFB。这不仅仅是简单的复制而是针对不同应用场景的精准设计。EMIFA更像一个“多面手”它的主战场是连接各类异步存储器比如用于存储启动代码和固件的NOR Flash、存放大量音频或图像数据的NAND Flash以及作为高速数据缓冲的异步SRAM。同时它还“兼职”提供了一个16位的SDRAM接口用于中等带宽需求的场景。而EMIFB则是一个纯粹的“性能专家”专注于提供高达32位宽、152MHz时钟的高速SDRAM接口专门喂饱那些对内存带宽有极致要求的实时信号处理任务。理解EMIF核心在于掌握其“可编程时序”的精髓。与单片机那种固定死板的读写时序不同DSP的EMIF允许你根据具体连接的存储器芯片手册精细地配置地址建立时间、读写选通脉冲宽度、保持时间等数十个参数。这种灵活性是把双刃剑配置得当系统稳如磐石性能拉满配置不当轻则数据出错重则系统根本无法启动。接下来我们就深入EMIFA和EMIFB的肌理从硬件连接到软件配置把这条“数据高速公路”的每一个匝道、限速和交通规则都搞清楚。2. EMIFA接口深度解析异步存储器的瑞士军刀EMIFA接口是C6745/6747上功能最复杂、也最常用的外部存储接口。它的设计目标很明确用一套硬件资源灵活适配市面上主流的、时序各异的异步存储器。2.1 核心特性与硬件资源盘点首先我们得摸清家底。对于ZKB封装的芯片EMIFA提供了一个16位的数据总线PTP封装为8位以及最多15根地址线EMA_A[14:0]。最宝贵的资源是四个异步片选信号EMA_CS[5:2]每个片选都可以独立连接一个不同的存储器设备并拥有完全独立的时序配置寄存器CE2CFG到CE5CFG。这意味着你可以在同一块板上挂载一个NOR Flash、一个NAND Flash和两块SRAM各自运行在最优的时序下互不干扰。注意芯片的启动引导程序Bootloader对片选有固定要求。如果你打算从NOR Flash启动启动镜像必须放在连接在**EMA_CS[2]上的NOR Flash中。如果从NAND Flash启动则必须放在EMA_CS[3]**上。这个硬件约定无法更改在规划PCB布局时就必须确定。异步通信的核心是握手信号。EMIFA提供了EMA_OE输出使能和EMA_WE写使能来控制读写方向。而EMA_WAIT信号则是实现与低速存储器兼容的关键。当存储器需要更多时间准备数据时例如NOR Flash的读周期较长可以通过拉低EMA_WAIT信号通知EMIFA控制器插入等待周期从而自动延长读写时序无需CPU干预。2.2 关键时序参数配置实战数据手册里的时序参数表如Table 6-21, 6-22乍看很复杂其实我们可以把它翻译成驱动工程师最关心的几个寄存器字段。每个异步片选配置寄存器CE2CFG - CE5CFG都包含以下几组关键参数建立时间Setup Time, 如RS,WS在发出读OE或写WE选通信号之前地址和片选信号需要保持稳定的时钟周期数。这对应存储器手册里的t_{AS}或t_{CS}参数。选通时间Strobe Time, 如RST,WSTOE或WE信号保持有效的时钟周期数。这决定了读/写脉冲的宽度对应存储器手册里的t_{OE}、t_{WP}等。保持时间Hold Time, 如RH,WH在选通信号无效后地址和片选信号需要继续保持稳定的时钟周期数。对应t_{AH}或t_{CH}。总线周转时间Turn Around Time,TA在总线从写操作切换到读操作或在不同设备间切换时需要插入的空闲周期防止总线冲突。配置计算示例假设我们连接一个读周期为70ns的NOR FlashEMIFA时钟EMA_CLK配置为100MHz周期E10ns。读建立时间RS查Flash手册要求地址建立时间t_{AS} 10ns。我们需要配置RS使得RS * E 10ns。RS1时时间为10ns刚好满足。通常我会留20%-30%余量这里可设RS220ns。读选通时间RSTFlash要求读使能低电平宽度t_{OE} 30ns。需要RST * E 30ns。RST3时为30ns满足最小要求。同样考虑余量可设RST440ns。读保持时间RHFlash要求t_{AH} 5ns。需要RH * E 5ns。RH110ns即可满足并留有余量。那么这个NOR Flash的读访问时间无等待周期时就是(RS RST RH) * E (241)*10ns 70ns与芯片规格匹配。在实际代码中你需要根据计算出的周期数去设置对应CE2CFG寄存器的MTYPE选择存储器类型如8位/16位异步、READ_SETUP、READ_STROBE、READ_HOLD等字段。2.3 NAND Flash控制器的特殊福利EMIFA对NAND Flash的支持不仅仅是简单的总线连接它内部集成了一个硬件ECC纠错码引擎这是个大杀器。它支持对512字节的数据块进行1位或4位的ECC计算和校验。在读写NAND时你只需要操作数据端口硬件会自动计算ECC值并写入到NAND的备用区Spare Area或者在读取时自动校验并纠正单位错误。实操要点在NAND Flash控制寄存器NANDFCR中使能ECC功能并选择1位或4位模式。写入数据时在写完一个512字节页后ECC值会自动计算并存入NANDFxECC寄存器x对应片选号。你必须将这个值写入NAND页对应的备用区。读取数据时在读完一个页后从备用区读出之前存储的ECC值写入NANDFxECC寄存器。硬件会自动与当前读出的数据计算的ECC值比较。如果发生单位错误NANDFSR寄存器会置位并且错误数据的地址和正确值会记录在NANDERRADD和NANDERRVAL寄存器中部分型号的控制器甚至能自动纠正数据总线上的错误。切记ECC是按512字节块进行的。如果你操作的字节数不是512的整数倍需要妥善处理剩余部分和ECC的对应关系否则校验会失败。3. EMIFA的SDRAM支持与配置精要虽然EMIFA主打异步接口但其附带的SDRAM支持能力对于需要额外内存但带宽要求不极致的场景非常实用。它使用专用的EMA_CS[0]作为SDRAM片选。3.1 SDRAM配置速查与连接EMIFA的SDRAM控制器支持标准的Mobile SDRAM注意数据手册明确说明不支持Mobile SDRAM此处应为笔误实际支持标准SDRAM配置相对固定数据宽度固定16位。地址线使用EMA_A[12:0]和EMA_BA[1:0]Bank地址。控制信号EMA_RAS行选通、EMA_CAS列选通、EMA_WE写使能、EMA_SDCKE时钟使能。支持规格1、2、4个Bank8、9、10、11位列地址CAS LatencyCL为2或3。Table 6-17是硬件设计的宝典它列出了所有支持的SDRAM颗粒配置。例如你想扩展一个总容量64Mb8MB的SDRAM可以选择一个“4M x 16 x 4 banks”的颗粒。查表可知这需要13根行地址EMA_A[12:0]、11根列地址实际使用EMA_A[10:0]因为A[10]也用于预充电命令、2根Bank地址EMA_BA[1:0]。连接示意图解读图6-12是一个经典的参考设计。EMA_D[15:0]直接连SDRAM的DQ[15:0]。EMA_A[12:0]连SDRAM的A[12:0]。EMA_BA[1:0]连BA[1:0]。控制信号EMA_RAS/CAS/WE/SDCKE一一对应连接。特别注意EMA_WE_DQM[1:0]信号它们连接SDRAM的UDQM/LDQM用于在字节写入时屏蔽高/低字节对于16位接口这两个信号通常直接使用。3.2 SDRAM控制器寄存器配置流程配置SDRAM不能一蹴而就必须遵循严格的上电初始化序列这个序列由控制器硬件自动完成但我们需要通过寄存器提供正确的参数。设置SDRAM配置寄存器SDCRSDWID设置数据总线宽度对于EMIFA固定为016位。NM设置列地址宽度。对应你的SDRAM列地址线数量8/9/10/11。CL设置CAS延迟根据SDRAM芯片性能和时钟频率选择2或3。IBANK设置内部Bank数0对应2 banks1对应4 banks注意1 bank的配置可能不常用。PAGESIZE这个不是指内存页而是EMIF内部的行大小通常设置为与列地址匹配的值。设置SDRAM时序寄存器SDTIMR这是最影响性能和稳定性的部分。需要根据SDRAM芯片手册和EMIFA时钟频率计算。T_RFC自动刷新周期。计算方式Trfc (ns) / EMA_CLK周期(ns)向上取整。例如Trfc75ns时钟周期10ns则T_RFC ceil(75/10) 8。T_RP预充电到激活延时。同样用Trp / 时钟周期计算。T_RCD行选通到列选通延时。T_WR写恢复时间。T_RAS行激活时间。这个参数尤其关键设置过小会导致数据丢失通常设为芯片允许的最大值更安全。设置SDRAM刷新控制寄存器SDRCRRR刷新率。计算方式刷新间隔(ns) / EMA_CLK周期(ns)。SDRAM标准要求每64ms刷新8192行所以每行的刷新间隔是64ms / 8192 ≈ 7.8125us。如果EMA_CLK100MHz10ns则RR 7.8125us / 10ns ≈ 781。需要将这个值写入寄存器。执行初始化在配置好上述寄存器后向SDRAM配置寄存器SDCR的INIT位写入1控制器便会自动执行一整套上电初始化命令序列包括预充电、多个自动刷新、模式寄存器设置MRS等。完成后INIT位会自动清零SDRAM即可正常读写。避坑指南SDRAM配置失败十有八九是时序参数算错了。务必使用芯片手册给出的最大值Max进行计算并考虑PCB走线延迟带来的余量。例如T_RAS和T_RC行周期时间如果设置不满足芯片要求系统可能在频繁访问后出现随机错误。建议初期配置时在计算值上额外增加10-20%的余量待系统稳定后再尝试收紧时序以提升性能。4. EMIFB接口为高性能SDRAM而生EMIFB是C6745/6747上的高性能存储接口它剥离了异步控制逻辑专注于提供一条到SDRAM的32位宽、高速、低延迟的通道。其内部采用分离事务总线允许读和写操作并发这对于DSP的EDMA增强型直接内存访问控制器进行后台数据搬运时提升系统吞吐量至关重要。4.1 硬件设计与连接方案EMIFB的数据总线EMB_D[31:0]是32位的这意味着在相同时钟频率下其理论带宽是EMIFA16位的两倍。它支持连接单个32位SDRAM或两个16位SDRAM并联组成32位。连接方案选择方案A单颗32位SDRAM图6-22。连接最简单地址线EMB_A[12:0]、控制线EMB_RAS/CAS/WE、时钟EMB_CLK、时钟使能EMB_SDCKE都直接连接。数据线EMB_D[31:0]连接芯片的DQ[31:0]。字节使能EMB_WE_DQM[3:0]连接芯片的DQM[3:0]。这是追求高集成度和简化布局的首选。方案B双颗16位SDRAM并联图6-23。将两颗16位SDRAM的地址、控制、时钟信号全部并联。数据总线高16位EMB_D[31:16]接第一颗芯片的DQ[15:0]低16位EMB_D[15:0]接第二颗芯片。EMB_WE_DQM[3:2]接第一颗芯片的UDQM/LDQMEMB_WE_DQM[1:0]接第二颗芯片。这种方案在物料选型和成本上可能更有优势。地址线连接技巧Table 6-24是硬件工程师的接线表。例如使用一颗256Mb32M x 8的32位SDRAM容量为1Gb128MB。查表“256M bits”行“x32”列对应“SDRAM A[11:0]”和“EMIFB EMB_A[11:0]”。这意味着你需要将SDRAM的地址线A[11:0]连接到EMIFB的EMB_A[11:0]。SDRAM的A12线可能悬空或接地具体看芯片手册而EMIFB的EMB_A[12]在此配置下不使用。务必核对你的SDRAM行地址线是A0~A12吗列地址是A0~A9吗预充电位是否是A10这些都需要与EMIFB控制器的预期一致。4.2 高性能配置与电气时序考量EMIFB支持高达152MHz的时钟频率在特定温度和电压条件下。要达到这个性能除了配置正确的时序寄存器SDTIM1,SDTIM2还必须严格考虑负载限制。数据手册6.11.1节明确指出EMIFB最多驱动两个SDRAM负载或等效的异步负载。如果你连接了两颗SDRAM就已经达到了负载上限。此时信号完整性成为设计成败的关键。超过两个负载最高工作频率必然会下降。电气时序实战分析以Table 6-27为例当核心电压CVDD1.2V目标频率133MHz周期7.5ns时t_{d(CLKH-AV)}时钟上升沿到地址有效延迟最大为5.1ns。t_{su(DV-CLKH)}数据建立时间最小为0.8ns。t_{h(CLKH-DIV)}数据保持时间最小为1.5ns。这意味着从DSP输出地址到SDRAM采样到地址有5.1ns的延迟。而SDRAM必须在时钟上升沿前0.8ns准备好数据并在之后保持1.5ns。我们在做PCB布局时必须通过控制走线长度确保时钟、地址、数据和控制信号的飞行时间Flight Time满足这个时序余量。通常需要利用IBIS模型进行板级仿真来确认在负载情况下建立时间和保持时间是否依然满足。配置建议在软件初始化时如果你无法确保硬件布局是最优的一个保守的做法是从较低的频率开始。例如先配置为100MHz甚至66MHz确保系统能稳定启动和运行基础测试。然后再逐步提高时钟频率并进行长时间、大数据量的读写压力测试如Memtest观察是否出现错误。同时可以适当放宽SDRAM控制器中的T_RCD、T_RP等时序参数增加系统稳定性。5. 寄存器详解与驱动编写要点无论是EMIFA还是EMIFB最终都需要通过配置一堆内存映射寄存器来驱动。理解这些寄存器的功能是编写稳定可靠驱动的基础。5.1 EMIFA核心寄存器组全局控制类MIDR模块ID寄存器用于识别芯片型号和版本驱动中可用来做兼容性检查。AWCC异步等待周期配置寄存器设置所有异步片选共用的最大等待周期超时值。异步片选配置寄存器CE2CFG~CE5CFG每个寄存器控制一个片选区域。需要配置MTYPE存储器类型和宽度、READ_SETUP、READ_STROBE、READ_HOLD、WRITE_SETUP、WRITE_STROBE、WRITE_HOLD、TA周转时间以及EW是否使能扩展等待等。这是异步接口配置的核心。SDRAM控制类SDCRSDRAM配置寄存器设置数据宽度、行列地址、Bank数、CAS延迟等。SDRCRSDRAM刷新控制寄存器设置刷新速率。SDTIMRSDRAM时序寄存器设置各种延迟参数。SDSRETR自刷新退出时序寄存器用于低功耗模式唤醒。NAND Flash专用寄存器NANDFCR/NANDFSR控制和状态寄存器。NANDFxECC各片选的ECC值寄存器。NAND4BITECCx/NANDERRADDx/NANDERRVALx4位ECC相关寄存器和错误地址/值寄存器。5.2 EMIFB核心寄存器组EMIFB的寄存器集更精简专注于SDRAM控制SDCFG等同于EMIFA的SDCR进行SDRAM基本配置。SDRFC刷新控制寄存器。SDTIM1/SDTIM2两个时序寄存器将各种时序参数如T_RFC,T_RP,T_RCD,T_WR,T_RAS等分布其中。需要仔细查阅数据手册和用户指南了解每个位域对应的参数。SDCFG2额外的SDRAM配置寄存器可能包含一些高级特性控制位。BPRIO外设总线突发优先级寄存器在多主设备如CPU、EDMA、USB竞争EMIFB带宽时用于调整仲裁优先级。在EDMA频繁搬运数据时合理设置此寄存器可以避免CPU访问被阻塞。5.3 驱动初始化代码框架以EMIFA SDRAM为例下面是一个简化的C语言初始化步骤框架假设使用CS0连接SDRAM#include stdint.h // 假设寄存器地址已定义例如 #define EMIFA_SDCR (*(volatile uint32_t *)0x68000008) #define EMIFA_SDRCR (*(volatile uint32_t *)0x6800000C) #define EMIFA_SDTIMR (*(volatile uint32_t *)0x68000020) void emifa_sdram_init(void) { // 1. 软件延时确保SDRAM电源和时钟稳定通常200us delay_us(500); // 2. 配置SDRAM时序寄存器 (SDTIMR) // 示例值必须根据实际SDRAM芯片手册和EMIF时钟计算 uint32_t timr_value 0; timr_value | (8 24); // T_RFC 8 cycles timr_value | (2 20); // T_RP 2 cycles timr_value | (2 16); // T_RCD 2 cycles timr_value | (2 12); // T_WR 2 cycles (必须2) timr_value | (6 8); // T_RAS 6 cycles (必须5) // ... 设置其他时序参数 EMIFA_SDTIMR timr_value; // 3. 配置SDRAM刷新控制寄存器 (SDRCR) // 刷新率计算RR (刷新间隔 / EMIF时钟周期) - 1 // 例如刷新间隔7.8125us时钟周期10ns (100MHz) RR 781 - 1 780 EMIFA_SDRCR 780; // 设置RR字段 // 4. 配置SDRAM配置寄存器 (SDCR)并启动初始化 uint32_t sdcr_value 0; sdcr_value | (0x0 31); // SDRAM使能 sdcr_value | (0x1 27); // IBANK: 02 banks, 14 banks (根据芯片选择) sdcr_value | (0x2 24); // CL: CAS延迟 22 cycles, 33 cycles sdcr_value | (0x1 20); // NM: 列地址位数 08位, 19位, 210位, 311位 sdcr_value | (0x0 19); // SDWID: 数据总线宽度 016位 (EMIFA固定) // ... 设置其他配置位如PAGESIZE sdcr_value | (0x1 10); // INIT位写1启动初始化序列 EMIFA_SDCR sdcr_value; // 5. 等待初始化完成INIT位由硬件清零 while (EMIFA_SDCR (0x1 10)) { // 空循环或加入超时判断 } // 6. 初始化完成SDRAM进入正常模式IDLE状态可以进行读写访问 }关键提醒上述代码中的时序参数如T_RFC, T_RP等和配置值如IBANK, CL, NM必须根据你实际使用的SDRAM芯片数据手册和EMIFA的工作时钟频率精确计算得出这里的数值仅为示例格式。错误的配置是导致SDRAM无法工作或运行不稳定的最常见原因。6. 硬件设计检查清单与调试心得基于TMS320C674x的EMIF设计硬件是基础软件是灵魂。这里分享一份硬件设计检查清单和调试中踩过的坑。6.1 PCB设计检查清单电源与去耦SDRAM和Flash的VDD/VDDQ电源是否干净每个电源引脚附近是否有至少一个100nF的陶瓷去耦电容对于SDRAM建议在电源入口处增加一个10uF的钽电容。DSP的EMIF接口电源DVDD是否与存储器电源电压匹配均为3.3V LVCMOS两者之间的电平转换是否需要时钟信号EMA_CLK或EMB_CLK到所有SDRAM芯片的走线是否等长建议作为差分对与时钟地进行布线并做好端接通常串联22欧姆电阻。时钟线是否远离其他高速数字信号线以避免串扰地址/数据/控制总线同一组总线如DATA[15:0]的走线长度是否尽量匹配长度偏差应控制在几十mil以内以减小时序偏移。总线是否避免了跨越电源分割平面最好有一个完整的地平面作为参考。对于较长走线2英寸是否考虑了端接DSP的EMIF输出驱动能力较强在低速下可能不需要但在100MHz以上建议查阅数据手册的驱动强度设置并在接收端SDRAM考虑并联或串联端接。片选与信号连接确认EMA_CS[2]连接NOR Flash如需NOR启动EMA_CS[3]连接NAND Flash如需NAND启动。确认SDRAM的A10引脚连接到了EMIF的EMA_A[10]或EMB_A[10]因为该地址线在SDRAM命令周期中用作预充电Precharge控制。EMA_WAIT/EMB_WAIT信号是否已上拉确保异步存储器在未准备好时能正确拉低此线。6.2 常见问题与软件调试手段问题系统启动失败无法从外部存储器加载代码。排查首先确认Boot Mode引脚配置是否正确。然后用仿真器连接DSP在初始化EMIF之前设置断点。单步执行EMIF初始化代码观察各配置寄存器是否写入成功。使用CCS的Memory Browser视图尝试直接读取外部存储器的固定地址如NOR Flash的厂商ID/设备ID地址。如果读不到正确数据检查片选信号波形用示波器看EMA_CSx在访问时是否有低电平脉冲读使能信号EMA_OE是否有有效脉冲地址线是否在变化数据线是否有数据输出可能原因时序配置寄存器值错误特别是建立/保持时间、存储器芯片未正确复位、电源或时钟问题。问题SDRAM测试通过但运行大型算法时偶尔出现数据错误。排查这通常是时序余量不足或信号完整性问题。运行一个持续的压力测试如反复读写全内存范围的不同数据模式。同时降低时钟频率将EMIF时钟暂时调低看错误是否消失。如果消失则是时序或信号问题。调整时序参数在计算值基础上逐步增加T_RCD、T_RP、T_RAS等参数增加1-2个周期看稳定性是否改善。检查电源纹波用示波器探头带宽足够测量SDRAM的VDD和VDDQ电源在DSP大量访问时是否有大的跌落或噪声。检查PCB重点检查时钟线和数据线的过孔、拐角是否存在阻抗不连续。问题NAND Flash读写正常但ECC经常报错。排查首先确认读写的数据长度是512字节的整数倍。如果不是需要手动处理剩余部分。检查在写入时是否将NANDFxECC寄存器计算出的值正确地编程到了NAND Flash页的备用区Spare Area的对应位置。检查在读取时是否先将备用区读出的ECC值写入了NANDFxECC寄存器然后再去读取主数据区。顺序错误会导致校验失败。可能原因NAND Flash本身有坏块。需要在驱动中实现坏块管理BBM策略跳过出厂标记的或运行时新发现的坏块。调试EMIF是一个系统工程需要软件工程师和硬件工程师紧密配合。我的习惯是在硬件回板前就用Excel或脚本根据选型的存储器芯片手册把EMIF所有配置寄存器的值计算好并写好初始化代码的注释。板子一旦上电先不追求性能以求稳为主用最宽松的时序参数让系统先跑起来。然后再像拧螺丝一样一步步收紧时序提升频率同时用压力测试验证每一个改动。记住存储系统的稳定性高于一切一个偶发的数据错误可能导致整个系统数小时后的崩溃排查起来极其痛苦。
![[C++]内存管理：串顺序存储的内存回收](http://pic.xiahunao.cn/yaotu/[C++]内存管理：串顺序存储的内存回收)
