USB Type-C PD保护电路设计：从TVS二极管到TPS65987DDJ实战解析

1. 项目概述：为什么USB Type-C PD设计远不止“插上就能用”？

如果你最近拆解过任何一款主流笔记本、手机或者扩展坞，大概率会看到一个熟悉的接口：USB Type-C。这个小小的接口，如今承载的不仅是数据传输，更是高达240W的电力传输、4K/8K视频信号以及高速数据吞吐。然而，从工程师的视角看，把一个Type-C接口做“稳定”，尤其是支持USB Power Delivery（PD）协议，其复杂程度远超许多人的想象。这绝不仅仅是画一个连接器、接上VBUS和GND那么简单。核心的挑战在于，如何让这个高集成度的接口，在复杂多变的真实使用场景中——比如热插拔、劣质线缆、电源适配器瞬态冲击下——依然坚如磐石，不损坏昂贵的SoC、CPU或电源管理芯片。

这正是电路保护设计的价值所在。我们常常在芯片数据手册的“应用电路”章节看到一些外围器件，比如靠近VBUS引脚的电容、TVS二极管、肖特基二极管，很多人会直接“照抄”，但未必真正理解其背后的物理意义和设计取舍。以德州仪器（TI）的TPS65987DDJ这款高度集成的USB Type-C和PD控制器为例，它本身已经集成了端口电源开关和策略管理，但外围的保护电路设计依然是系统可靠性的基石。本文将从一个资深硬件工程师的角度，深入拆解Type-C PD接口，特别是VBUS路径上的保护电路设计逻辑，并结合TPS65987DDJ在笔记本和扩展坞中的典型应用，分享从原理到布局的实战经验与避坑指南。

2. USB Type-C PD保护电路的核心逻辑与设计要点

当我们谈论USB Type-C保护时，核心保护对象是两条路径：电力路径（VBUS）和通信/配置路径（CC/SBU）。其中，VBUS路径因为直接涉及高电压（最高20V或更高）、大电流（最高5A），且直接连接到系统内部电源网络，其保护优先级最高，设计也最复杂。保护的本质，是应对各种“异常状态”，将异常能量引导或消耗掉，防止其侵入核心系统。

2.1 异常VBUS工况分析与保护目标

在开始具体设计前，必须明确我们要防御什么。根据USB-IF规范和工程实践，VBUS引脚主要面临以下几类威胁：

1. 热插拔瞬态（Hot-Plug Transient）：当带有电的Type-C线缆插入或拔出时，连接器引脚与插座接触的瞬间可能产生电弧和电压振荡。由于线缆和PCB走线存在寄生电感（L）和电容（C），这个插拔动作会激发一个LC谐振电路，导致VBUS上产生远高于稳态电压的尖峰（Ring）。规范中定义的“异常VBUS热插拔”电压范围可达4V至21.5V，但瞬态尖峰（Transient Spikes）可能高达43V。
2. 对地短路（Short to GND）：使用劣质、破损的线缆，或接口受潮污染时，VBUS引脚可能与连接器的屏蔽层或GND引脚发生短路。此时，VBUS电压会被瞬间拉低，甚至由于线路电感产生负向电压振铃（Ring below GND）。
3. 浪涌与静电放电（Surge & ESD）：来自电源适配器的开关噪声、雷击感应或人体静电，可能以高压瞬态脉冲的形式耦合到VBUS上。
4. 反向电流（Reverse Current）：在双角色端口（DRP）设备中，当角色切换（例如从接收端变为供电端）时，如果内部电源路径的开关时序控制不当，可能导致电流反向灌入系统。

保护电路的设计目标，就是针对上述每一种威胁，设置相应的“能量泄放通道”或“电压钳位点”，确保无论外部如何扰动，进入系统核心的VBUS电压都被限制在安全范围内。

2.2 第一道防线：Type-C连接器处的VBUS电容

保护的第一站从连接器本身开始。在Type-C连接器的每个VBUS引脚（A4、A9、B4、B9）到地（GND）之间，必须就近放置一个电容。这个设计常常被轻视，但其作用至关重要。

设计要点：

• 容值与耐压：通常推荐使用10nF（0.01μF），额定电压至少25V的陶瓷电容。考虑到陶瓷电容的直流偏压效应（DC Bias）会导致有效容值大幅下降（在额定电压下可能损失超过50%），选择35V或更高耐压的型号是更稳妥的做法。例如，一个10nF， 35V的X7R或X5R材质电容是常见选择。
• 布局与走线：这是成败的关键。电容必须尽可能靠近连接器的VBUS引脚放置，其接地端到连接器GND引脚的路径必须极短且宽。理想情况是使用一个独立的、低阻抗的接地过孔直接连接到连接器的接地焊盘。这样做的目的是为高频噪声和快速瞬态电流提供一个最短的、低阻抗的返回路径。
• 作用原理：这些小容量电容主要滤除高频噪声。在热插拔产生的快速电压尖峰到来时，它们能提供初始的、快速的电荷源/吸收池，可以吸收一部分能量，实测中通常能将尖峰电压降低2V到3V。但它们无法应对能量较大的持续浪涌或短路事件。

实操心得：不要试图用一个大电容（如10μF）替代这四个10nF电容。大电容的等效串联电感（ESL）较高，对高频瞬态的响应速度远不如多个分布的小电容。这里的10nF电容是“速度型选手”，负责应对纳秒级的快速边沿。

2.3 主动钳位与能量泄放：TVS二极管与肖特基二极管

在连接器电容之后，我们需要更强大的保护器件来应对能量更大的威胁。这就是TVS二极管和肖特基二极管组合发挥作用的地方。

2.3.1 肖特基二极管：应对负压振铃与反向电流

肖特基二极管在这里扮演了一个“单向泄放阀”的角色，主要解决对地短路导致的负压问题。

• 问题场景：当VBUS对GND发生硬短路时，由于线路电感（尤其是长电缆的电感）中的电流不能突变，它会试图维持电流流动，导致VBUS电压被拉至负值（即低于GND电位），形成强烈的负向电压振铃。这个负压可能使连接到VBUS的其他IC（如TPS65987DDJ内部的MOSFET体二极管）正向导通，如果电流过大，就会损坏这些体二极管。
• 解决方案：在VBUS路径上放置一个肖特基二极管，其阳极接地（GND），阴极接VBUS。
• 工作原理：当VBUS电压因短路跌落到低于GND时，一旦低于肖特基二极管的正向压降（Vf，通常为0.3V-0.5V），二极管立即导通，为电感电流提供一个低阻抗的续流路径，将VBUS电压钳位在 -Vf 左右，从而避免了大幅度的负向振荡。数据手册中的对比图清晰地展示了效果：无肖特基二极管时，VBUS可能振荡至-2V以下；而有肖特基二极管时，VBUS仅被拉低至约-0.75V（即二极管的Vf），振荡被极大抑制。
• 选型与布局关键：
  1. 低正向压降（Vf）：这是首要指标。Vf越低，二极管在负压出现时导通得越快，钳位效果越好，能更有效地“抢在”其他IC体二极管之前导通。
  2. 足够的正向电流能力：需要能承受短路瞬间可能产生的大电流。通常需要评估短路时电感存储的能量和系统的最大工作电流。
  3. 布局位置：如果TPS65987DDJ是唯一直接连接VBUS的器件，肖特基二极管应紧靠其VBUS引脚放置。如果VBUS还连接到其他电路，则需要评估放置位置，确保保护范围覆盖所有敏感器件。

2.3.2 TVS二极管：抑制高压瞬态浪涌

TVS二极管是应对正向过压（如浪涌、感应雷击）的主力军。

• 工作原理：TVS二极管在正常电压下呈现高阻态。当两端电压超过其击穿电压（Vbr）时，它会迅速雪崩击穿（响应时间可低至纳秒级），将电压钳位在一个相对稳定的钳位电压（Vc）上，并将过量的电流泄放到地。
• 选型核心参数：
  1. 反向关断电压（Vrwm）：TVS二极管的最大连续工作电压。必须高于系统VBUS的最高正常工作电压（如20V）。对于20V系统，通常选择Vrwm为24V或30V的型号。
  2. 钳位电压（Vc）：在特定冲击电流（如Ipp）下的最大电压。这是保护后级电路的关键参数，必须确保Vc低于后级所有器件的最大绝对额定电压，并留有足够裕量。例如，后级芯片耐压为30V，那么Vc最好选择在25V以下。
  3. 峰值脉冲功率（Ppp）：TVS能承受的最大瞬态功率。需要根据系统可能遭遇的最坏情况浪涌能量（如IEC 61000-4-5标准）来选择。对于USB Type-C端口，常用600W或更高功率的TVS。
  4. 结电容：对于同时传输高速数据的VBUS线路（虽然VBUS本身是电源，但可能耦合噪声），过大的结电容可能影响信号完整性，需根据情况权衡。

设计技巧：TVS二极管在正向导通时，其特性类似于一个二极管。因此，一个双向TVS二极管在负向瞬态时也能导通，某种程度上可以充当“伪肖特基二极管”的角色。但在要求严格的场合，仍建议单独使用性能优化的肖特基二极管来处理负压问题，因为TVS的正向压降通常比肖特基二极管大。

2.4 阻尼振荡的优雅方案：VBUS RC缓冲电路

除了直接用二极管钳位，还有一种更巧妙的方法来应对热插拔振荡：RC缓冲电路。它的思路不是“硬扛”，而是“化解”。

• 电路结构：在VBUS到GND之间，并联一个由电阻（R）和电容（C）串联的支路，通常再整体并联一个确保最小容值的电容（如1μF）。
• 工作原理：热插拔产生的振荡本质是一个欠阻尼（Under-damped）的RLC电路响应。RC缓冲电路通过引入一个合适的电阻，增加系统的阻尼系数，将响应从欠阻尼转变为临界阻尼（Critically-damped）或过阻尼（Over-damped）。这样一来，电压根本不会发生大幅度的振铃，而是平滑地上升到稳态值，从而从根源上消除了过压风险。
• 设计计算：根据TI的应用指南，为了支持最长4米的Type-C电缆（规范允许的最大长度），推荐的典型值为4.7μF电容串联一个3.48Ω电阻。这个RC网络与一个1μF的固定电容并联，后者用于满足USB Type-C规范对VBUS最小电容（1μF）的要求。电阻的作用是消耗振荡能量，电容则提供能量存储。
• 优势与局限：
  • 优势：通常比大功率TVS二极管体积更小、成本更低，且无钳位器件固有的泄漏电流问题。
  • 局限：其效果严重依赖于电缆和PCB的寄生参数。对于超出设计范围的电缆或极端情况，保护效果可能下降。它主要针对热插拔振荡，对于来自外部的持续高压浪涌保护能力有限。

方案选择策略： 在实际工程中，这三种方案（电容、TVS/肖特基、RC缓冲）并非互斥，而是常常组合使用，形成多级保护网络。一个典型且 robust 的设计是：连接器处放置10nF电容 → 串联一个小阻值磁珠或电阻 → 放置TVS二极管和肖特基二极管 → 再放置RC缓冲网络和 bulk 电容（如47μF）。这样，从高频噪声到慢速浪涌，从正压到负压，都有了相应的应对措施。

3. TPS65987DDJ在支持PD充电的笔记本设计中的实战解析

理解了保护电路的基础，我们来看一个集大成者的应用：TPS65987DDJ。它不仅仅是一个PD协议芯片，更是一个集成了高压功率路径开关、端口控制器和多种保护功能的系统级解决方案。我们以“支持USB和DisplayPort的PD充电笔记本”这一典型应用为例，进行深度拆解。

3.1 系统架构与电源路径管理

TPS65987DDJ的核心价值在于其双集成高压电源路径：PPHV1和PPHV2。这为笔记本的灵活供电架构奠定了基础。

• PPHV2路径（供电路径）：这是一条从系统内部输出5V到VBUS的路径。当笔记本作为电源（Source）时，例如给手机或U盘充电，或者为Type-C扩展坞的VCONN（用于线缆芯片供电）提供5V/500mA，就是通过此路径。在提供的设计参数中，它被配置为5V/1.5A输出，足以驱动大多数Type-C转接器（Dongle）。
• PPHV1路径（受电路径）：这是一条从VBUS输入5V-20V电力到笔记本内部的路径。当笔记本连接PD充电器时，电力通过此路径进入系统，为电池充电或直接为系统供电。它支持宽电压输入，最大电流可达5A，完美匹配PD3.0规范下的100W充电（20V/5A）。
• 集成反向电流保护：这是关键特性。它允许设计师将PPHV1路径连接到另一个电源输入，比如传统的桶形充电口（Barrel Jack）或专用扩展坞接口。芯片内部会防止电流从笔记本电池反向流入这些接口，实现了多充电口的无缝兼容。

系统工作流程：

1. 笔记本通过Type-C接口连接一个PD充电器。
2. TPS65987DDJ通过CC引脚与充电器进行PD协议协商，确定电压和电流等级（例如，20V/3A）。
3. 协商成功后，TPS65987DDJ控制内部开关，将PPHV1路径连接到VBUS，允许60W（20V*3A）电力输入。
4. 电力通过PPHV1进入系统，供给电池充电器（如TI的BQ系列芯片），为电池充电。
5. 同时，系统内部的5V电源通过PPHV2路径，为连接器的VCONN引脚供电，以激活带芯片的EMARKER线缆。

3.2 数据通道的复用与控制

现代笔记本的Type-C接口需要同时支持USB 3.1/3.2高速数据和DisplayPort视频输出。这就需要数据复用器（Mux）。TPS65987DDJ与TI的TUSB1046（或TUSB1064）超高速多路复用器协同工作，实现了智能的数据路由。

• 控制逻辑：TPS65987DDJ通过I2C或GPIO控制TUSB1046。其逻辑基于连接状态：
  • 电缆方向检测：通过CC线判断正插还是反插，触发Port 0 Cable Orientation Event，控制MUX的FLIP引脚，确保数据线对应关系正确。
  • 模式选择：当检测到连接了DisplayPort显示器时，触发Port 0 DP Mode Selection Event，控制MUX的CTL1引脚，将高速通道（SSTX/RX）切换给DisplayPort信号。
  • USB3.0模式：当连接USB设备时，触发Port 0 USB3 Event，控制MUX的CTL0引脚，将通道切换给USB 3.1信号。
• 集成与简化：TPS65987DDJ可以在初始化时通过I2C预先配置MUX的均衡器（Equalizer）设置，优化不同协议下的信号完整性。这种硬件级的协同设计，大大减轻了主控EC（嵌入式控制器）的负担。

3.3 外围保护与系统集成

一个完整的端口设计离不开外围保护芯片。TPD6S300是TI专门为Type-C端口设计的保护器件，常与TPS65987DDJ搭配使用。

• 功能：它为CC和SBU引脚提供短路至VBUS保护，并为USB 2.0数据线（D+/D-）提供ESD保护。
• 必要性：CC线是PD通信的生命线，SBU线用于Alternate Mode（如DisplayPort的AUX通道）。这些低电压信号线一旦意外接触到20V的VBUS，瞬间就会烧毁主控芯片。TPD6S300内置了钳位电路，能防止这种灾难性故障。
• 系统集成：整个系统通过I2C总线连接。通常，I2C2连接笔记本的EC，用于操作系统级的电源策略管理（如根据电池电量切换Source/Sink能力、支持UCSI接口等）。I2C1则作为主设备去控制外围的MUX等芯片。

设计清单与参数配置： 基于输入材料，我们可以整理出该笔记本设计的核心参数表，这是硬件设计（BOM选型、电源设计）和软件配置（PDO编写）的直接依据：

4. 关键外围电路设计与电源推荐

TPS65987DDJ的正常工作需要干净、稳定的电源。其数据手册第10章“电源推荐”提供了关键指导，但我们需要理解其背后的原因。

4.1 多电源输入与优先级管理

芯片有三个主要的电源输入/输出引脚：VIN_3V3,VBUS,LDO_3V3。它们之间存在优先级和隔离逻辑。

1. VIN_3V3（主电源）：这是芯片的首选电源，通常来自系统主板的3.3V电源轨。芯片内部有一个从VIN_3V3到LDO_3V3的单向开关。当系统3.3V上电后，此开关导通，为内部LDO供电。
2. VBUS 3.3V LDO（备用电源）：这是一个从VBUS降压到3.3V的内部LDO。当VIN_3V3无效（如系统深度睡眠或关机）但VBUS有电时（比如连接了充电器），此LDO启动，确保PD控制器依然有电，能够响应连接事件。关键点：此LDO具有反向电流阻断功能，防止LDO_3V3上的电倒灌回VBUS。
3. LDO_1V8：这是由内部1.8V LDO从LDO_3V3降压产生，用于为芯片的数字核心、内存等低电压电路供电。

电源上电时序：理想情况下，系统VIN_3V3应先于或与VBUS同时建立。如果VBUS先上电，VBUS LDO会先工作；当VIN_3V3上电后，内部开关导通，由于VIN_3V3通常更稳定，系统会平滑切换。这种设计保证了芯片在任何可用电源下都能工作。

4.2 去耦电容配置的学问

数据手册表10-1给出了各电源引脚的去耦电容推荐值，这不是随便填的，每一处都有考量：

• 为什么PP_HV作为Sink时需要大电容（47µF典型值）？当笔记本通过此路径充电时，电流可能高达3A-5A。大的输入电容（Bulk Capacitor）可以平滑VBUS上的电压纹波，在负载瞬变时提供瞬时电流，并吸收来自充电器端的少量噪声。同时，它也是满足PD规范中VBUS稳压精度要求所必需的。
• 为什么PP_CABLE和PP_HV_SRC的电容可以共享？当PP_HV配置为5V Source时，PP_CABLE（用于VCONN）在电气上与PP_HV是短接的。因此，一个4.7µF的电容可以同时满足两个引脚对电容的需求，节省空间和成本。
• 布局铁律：所有这些电容，尤其是LDO_1V8和LDO_3V3的电容，必须尽可能靠近芯片对应引脚放置，并使用短而宽的走线连接。这是保证电源完整性和抑制噪声辐射的黄金法则。

5. PCB布局实战：信号完整性与热管理的平衡艺术

PCB布局是硬件设计从原理图到可靠产品的临门一脚。对于TPS65987DDJ这样集成高压大电流开关和高速信号的芯片，布局不当会导致噪声、发热甚至功能失效。

5.1 元件布局策略

目标是最小化解决方案尺寸和优化散热。

1. 顶层与底层分工：推荐将TPS65987DDJ本体放置在PCB的顶层（Top Layer），而将其大部分外围元件（去耦电容、电阻、保护二极管等）放置在底层（Bottom Layer），并直接位于芯片正下方。这能最大程度减小回路面积。
2. 关键元件位置：
   • VBUS和PPHV电容：这些电容的GND端应朝向芯片外侧或侧面。因为芯片底部的Drain焊盘（用于散热）下方底层需要留空（不铺铜），电容GND朝外便于连接到完整的GND平面。
   • CC引脚电容（C_CC1/2）：这是绝对重点。220pF的CC电容必须与芯片放置在同一层（顶层），并紧靠CC1和CC2引脚。严禁在CC引脚和该电容之间打过孔！过孔会引入寄生电感，严重影响CC引脚的通信质量和VCONN供电的稳定性。过孔可以打在电容的另一端之后。
   • ADCIN分压电阻：可以相对灵活地放置在芯片另一层靠近LDO_3V3引脚的位置，以简化布线。

5.2 电源与大电流路径布线

这是影响载流能力和效率的关键。

1. 铺铜与过孔：在顶层，为PP_HV1/2、VBUS1/2创建敷铜区域，并放置多个通孔（Via）连接到底层。推荐使用至少4个过孔，尺寸建议为孔径8mil，焊盘直径16mil。对于需要承载5A电流的系统，必须计算铜箔宽度。以0.5盎司（0.7mil）铜厚为例，表层走线需要约120mil的宽度才能安全承载5A电流。如果电流要走内层，由于铜厚通常更薄，需要更宽的线宽（可能超过200mil）。
2. PP_CABLE走线：该引脚需要两个并排的过孔连接到电容，并尽量靠近引脚，为CC走线留出空间。
3. CC与GPIO走线：
   • CC走线：需要8mil的最小线宽，以确保能为带芯片的Type-C线缆（VCONN供电）提供足够的电流。
   • GPIO走线：大部分GPIO信号可以用4mil线宽在顶层扇出。用于控制外部电源开关的PP_EXT1/2等GPIO，可以通过过孔换层布线。

5.3 散热设计：驾驭内部FET的功耗

TPS65987DDJ内部集成了两个高压MOSFET作为电源路径开关。在通过大电流时（尤其是20V/5A），其导通损耗（Rds(on) * I²）会产生可观的热量。芯片底部的两个Drain焊盘（引脚57和58）是主要的热量出口。

1. 热过孔阵列：在每个Drain焊盘对应的PCB区域（顶层和底层），必须设计铜皮填充。更重要的是，在每个焊盘下方放置至少6个（推荐8个或更多）热过孔，将热量传导至PCB底层的大面积铜皮上。
2. 过孔填充：强烈建议将这些热过孔用铜填充。相比传统的阻焊油墨塞孔或树脂塞孔，铜填充能极大降低过孔的热阻，显著提升散热效率。
3. 增加散热鳍片：在顶层，可以从Drain焊盘的铜皮向外延伸出“鳍片”状的铜皮。热仿真表明，距离芯片3mm范围内的铜皮对散热贡献最大，超过此范围收益递减。这些鳍片增加了与空气接触的表面积，利于对流散热。
4. 底层铜皮：底层对应位置的铜皮应尽可能大，并连接到系统的接地平面，作为最终的热沉。

6. 高级应用场景与设计变体

TPS65987DDJ的灵活性使其能适应多种复杂设备。

6.1 支持Thunderbolt的笔记本设计

在Thunderbolt笔记本中，数据通路更为复杂，因为Thunderbolt控制器需要复用SBU线来传输AUX（DisplayPort）和LSTX/RX（Thunderbolt）信号。

• 系统变化：此时，超高速信号由Thunderbolt控制器直接管理，不再需要外置的USB/DP MUX（如TUSB1046）。但SBU线的复用需要额外的MUX芯片，如TS3DS10224。
• 控制逻辑：TPS65987DDJ通过GPIO事件控制TS3DS10224：
  • Port 0 Cable Orientation Event-> 控制SAO, SBO（通道选择）
  • Port 0 DP Mode Selection Event-> 控制ENA（使能AUX通道）
  • Port 0 TBT Event-> 控制ENB（使能Thunderbolt通道）
• 复位与共享Flash：一个关键细节是复位时序。TPS65987DDJ和Thunderbolt控制器常共享一个SPI Flash来存储配置和固件。TPS65987DDJ需要先读取配置，然后才释放Thunderbolt控制器的复位（RESETN）。RESETN信号必须由GPIO_0和Thunderbolt控制器的3.3V电源（VCC3P3_SX）进行“与”逻辑控制，确保只有在控制器供电稳定后（至少100µs）才释放复位，避免闩锁（Latch-up）状态。

6.2 总线供电/自供电扩展坞设计

这是一种非常巧妙的应用，充分利用了双电源路径。

• 工作模式：
  • 总线供电模式：扩展坞通过Type-C线缆从笔记本取电（5V/1.5A）。此时，PPHV1作为Sink路径，将电力提供给扩展坞内部的降压电路，生成3.3V、1.2V等系统电压。
  • 自供电模式：扩展坞插入外部电源适配器。此时，PPHV2作为Source路径，可以输出最高20V/3A（60W）给连接的笔记本充电，同时外部电源也为扩展坞自身供电。
• 设计核心：需要一个宽输入电压范围的降压-升压（Buck-Boost）或多个降压（Buck）转换器（如图中的LM3489），来根据输入源（PPHV1或外部电源）生成可变的系统电压（5V/9V/15V/20V）。TPS65987DDJ负责在两种模式间无缝切换电源路径。
• 支持快速角色交换：这种架构也便于支持USB PD 3.0的快速角色交换（Fast Role Swap）功能，在供电角色瞬间切换时，由外部电源维持扩展坞系统电压稳定。

7. 调试与故障排查实录

即使设计再完美，首板调试也总会遇到问题。以下是一些常见问题的排查思路：

问题1：PD协议协商失败，无法充电或供电。

• 检查CC线：这是PD通信的物理层。首先用示波器测量CC1和CC2引脚对地的电压。在未连接时，Source端应在CC pin上通过上拉电阻提供一个电压（如0.33V-1.23V取决于电流能力），Sink端则通过下拉电阻接地。连接后，电压会发生变化。如果电压异常，检查CC引脚上的220pF电容是否焊接良好、是否离引脚足够近、走线上是否有短路或断路。
• 检查I2C通信：TPS65987DDJ与EC（嵌入式控制器）的I2C通信是否正常？用逻辑分析仪抓取I2C2总线上的数据，确认EC能否成功读写TPS65987DDJ的寄存器，特别是配置寄存器（如PDO内容）是否正确加载。
• 检查电源：确认VIN_3V3和LDO_1V8电压是否稳定。LDO_1V8是数字核心电源，不稳定会导致逻辑错误。

问题2：连接时VBUS电压出现大幅振荡，甚至导致系统复位。

• 检查保护电路：重点检查TVS二极管和肖特基二极管的选型和焊接。TVS的钳位电压Vc是否足够低？肖特基二极管是否方向接反？可以用示波器单次触发捕捉热插拔瞬间的VBUS波形，与之前提到的有无肖特基二极管的波形进行对比。
• 检查VBUS电容：确认连接器处的10nF电容和系统侧的47μF大电容是否都已正确焊接。大电容失效会导致储能不足，无法平抑电压跌落。
• 检查RC缓冲电路：如果使用了RC缓冲，检查电阻和电容值是否正确。可以尝试微调电阻值（例如在2.2Ω-4.7Ω之间）来优化阻尼效果。

问题3：大电流充电时芯片或周边区域异常发热。

• 检查散热设计：用热像仪观察芯片底部区域温度。如果温度过高，检查底部的热过孔是否足够多、是否被阻焊层堵塞、底层是否有足够的铜皮散热。
• 检查PCB载流能力：测量PP_HV1路径从连接器到芯片，再到电池充电器的走线宽度和铜厚是否满足5A电流要求。过细的走线会产生欧姆损耗，转化为热量。
• 检查MOSFET导通电阻：虽然TPS65987DDJ内部FET的Rds(on)是固定的，但可以检查VBUS和PP_HV引脚上的电压降。在3A或5A电流下，测量芯片输入输出端的压差，估算功耗。

问题4：数据传输（USB3或DP）不稳定或无法识别。

• 检查MUX控制：确认TPS65987DDJ是否正确发出了控制TUSB1046或TUSB1064的GPIO或I2C信号。用逻辑分析仪检查FLIP、CTL0、CTL1等信号在插拔设备时的状态变化。
• 检查高速信号布线：虽然TPS65987DDJ不直接处理高速信号，但MUX芯片的选通控制错误会导致信号路径错误。确保MUX芯片的电源和地干净，高速信号线遵循差分对布线规则（等长、等距、参考平面完整）。

最后，我想强调的是，Type-C PD设计是一个系统工程，从协议栈软件、硬件保护、电源路径到PCB布局，环环相扣。TPS65987DDJ这样的高集成度芯片极大地简化了设计难度，但对外围保护电路和布局的理解深度，直接决定了最终产品的稳定性和可靠性。每次设计都是一次对细节的打磨，尤其是在面对越来越高的功率密度和越来越紧凑的板卡空间时，每一个元件的选型、每一个过孔的放置，都需要在电气性能、热管理和成本之间找到最佳平衡点。