基于TI C2000 FCL与SFRA库的双电机对拖平台电流环带宽测试实践-拓冰建站

1. 项目概述与核心价值

如果你正在从事高性能伺服驱动器、机器人关节或者数控机床主轴这类对动态响应要求极高的电机控制项目，那么“电流环带宽”这个词一定让你又爱又恨。爱的是，它是系统性能的基石，决定了你的速度环、位置环能跑多快、多稳；恨的是，在数字控制的世界里，提升它总是伴随着各种挑战——ADC采样延迟、算法计算时间、PWM更新滞后，这些因素像一道道枷锁，把电流环带宽死死地按在采样频率的十分之一附近。这意味着，如果你的PWM频率是10kHz，电流环带宽可能连1kHz都难以突破，这严重制约了高端伺服系统的性能上限。

几年前，要打破这个天花板，工程师们不得不求助于FPGA和外部高速ADC的组合方案，成本和复杂度陡增。但现在，情况不同了。德州仪器（TI）的C2000系列微控制器，特别是像TMS320F28379D这样的双核Delfino器件，凭借其片上高速ADC、独立的控制律加速器（CLA）和硬件三角函数单元（TMU），为在单颗MCU上实现快速电流环（FCL）提供了硬件基础。FCL的核心目标就一个：极致压缩从电流采样到PWM更新的时间延迟。官方资料显示，优化后的延迟可以低于1微秒，这为将电流环带宽提升至采样频率的1/3甚至更高（例如在10kHz PWM下达到3.3kHz以上）创造了可能。

但问题来了：你怎么知道你的FCL设计真的达到了预期性能？环路是否稳定？相位裕度够不够？在不同转速和负载下，性能会不会劣化？传统的频域分析需要昂贵的网络分析仪和复杂的注入电路，而软件频率响应分析（SFRA）库的出现，让这一切变得简单。它直接在MCU中通过软件注入扫频信号，分析系统响应，并生成伯德图，让你能像在仿真软件里一样，直观地看到实际物理系统的开环频率特性。

本文分享的，正是基于TMS320F28379D LaunchPad开发板，整合FCL库和SFRA库，构建一个双电机对拖测试平台，并对其进行系统性性能评估的完整实践。这个平台的精妙之处在于，它不仅能让你验证FCL带来的带宽提升，更能让你在一个受控的加载条件下（一台电机作为驱动器，另一台作为发电机加载），研究电流环在不同工况下的真实表现。通过SFRA，你可以定量地对比使用FCL与传统PI控制时，环路带宽和相位裕度的差异，用数据说话，为你的高性能伺服驱动设计提供坚实的调优依据和验证手段。

2. 系统核心设计思路与硬件平台解析

2.1 为什么是双电机对拖架构？

要准确评估一个电流环，尤其是Q轴（转矩轴）电流环的动态性能，一个稳定的、抗干扰的测试环境至关重要。如果直接在单电机空载下进行SFRA扫频，注入的Iq电流噪声可能会引起电机轴的微小转动，这种速度扰动会反过来影响电流环的测试结果，引入误差。

因此，本项目采用了主从式双电机对拖架构。其核心思想是：

主电机（驱动电机）：运行在速度闭环模式，给定一个恒定的速度指令（例如50Hz）。它的任务是死死“抱住”轴速，无论从电机那边发生什么扰动，它都努力维持转速恒定。
从电机（负载电机/被测电机）：运行在转矩（电流）控制模式，其速度环给定为零。它相当于一个可编程的磁粉制动器，通过调节其电流环的转矩输出限幅（pid_spd.param.Umax），来模拟不同的负载条件。在进行SFRA测试时，噪声信号注入到从电机的电流环中。

这样，当SFRA向从电机的电流环注入扫频信号时，产生的任何转矩波动都会试图改变轴速，但主电机的速度环会立刻产生反作用转矩来抵消这个扰动，从而将轴速波动压制到最小。这就为从电机的电流环测试创造了一个近乎“零速”的稳定机械环境，确保了频响分析结果的准确性。

2.2 关键硬件选型与连接要点

整个测试平台由三大部分组成：控制器、功率板、机械负载。

1. 控制器：LAUNCHXL-F28379D这是整个系统的大脑。F28379D是一颗双核C28x+CLA的MCU，主频高达200MHz。其关键特性对于FCL至关重要：

4个高速12/16位ADC：支持同步采样，是减少采样延迟的前提。
增强型PWM（ePWM）模块：支持高分辨率、带死区控制的互补PWM输出，并且有灵活的触发机制，可以与ADC采样严格同步。
控制律加速器（CLA）：一个独立的浮点协处理器，可以独立于主CPU执行时间关键的控制算法（如Park/Clarke变换、PI运算），实现真正的并行处理。在本项目简化版中未使用CLA，但实际高性能应用必须利用它来进一步压缩延迟。
三角函数单元（TMU）：硬件加速sin/cos等运算，大幅缩短坐标变换时间。

2. 功率逆变器：二选一

BOOSTXL-DRV8305EVM：基于DRV8305驱动芯片和MOSFET的逆变器。其电流采样位于低边MOSFET下方，仅在低边管导通时才能采样，因此通常只能支持单次采样/更新模式（每个PWM周期一次），这会限制最大带宽。
BOOSTXL-3PhGaNInv：基于GaN器件和INA240电流采样放大器的逆变器。其电流采样在相线端，可以在PWM周期的任意时刻采样，因此支持双采样/更新模式（每个PWM周期两次），理论上可将控制带宽翻倍。本项目推荐使用此板卡以获得最佳性能。

重要提示：电源与连接安全
跳线设置：在将BoosterPack功率板插到LaunchPad上之前，务必移除LaunchPad上的JP1, JP2, JP3跳线。这些跳线用于从仿真器给MCU供电。如果插着功率板同时连接USB，外部电源（如48V）的GND可能会通过板子与电脑USB的GND形成回路，存在损坏电脑USB端口的风险。
供电顺序：先连接好所有信号线，最后再给功率板接入直流母线电压（如48V）。功率板上电后，其上的3.3V LDO会为LaunchPad供电。如果使用两块GaN板，注意只有一块板子通过跳线为LaunchPad供电，避免3.3V电源冲突。
电机连接：使用2MTR-DYNO套件中的两个永磁同步电机（PMSM）。确保电机UVW三相与逆变器输出正确连接。编码器（QEP）接口连接到LaunchPad上对应的QEP-A和QEP-B接口。

3. 机械部分：2MTR-DYNO对拖测试台将两个电机通过联轴器刚性连接。确保安装牢固，同心度良好，以减少机械振动对控制性能测试的干扰。

2.3 软件框架：增量式构建与FCL/SFRA库集成

软件工程上，本项目采用了增量式构建（Incremental Build）策略，共分为6个等级（Level 1至Level 6）。这种方法将复杂的系统调试分解为可控的步骤，每一步只验证一小部分功能，极大地降低了调试难度。

Level 1：验证PWM生成和空间矢量调制（SVPWM）波形。不接电机，用示波器看六路PWM输出是否正常。
Level 2：开环运行电机。验证ADC电流采样、QEP编码器读数、过流保护功能是否正常。电机以VF（电压/频率）方式旋转。
Level 3：引入FCL库，实现电流闭环（Id/Iq控制）。验证电流环的跟踪性能，并观察关键的fcl_LatencyInMicroSec（采样到更新的延迟时间）。
Level 4：在电流环基础上，加入速度PI环，实现完整的矢量控制（FOC）速度闭环。
Level 5：实现双电机主从控制。一台为速度模式（主），一台为转矩模式（从），验证对拖加载功能。
Level 6：集成SFRA库，在双电机稳定运行的基础上，对从电��的电流环或速度环进行频响分析。

FCL库的核心价值在于其算法优化和硬件特性利用。它通过精细安排ADC采样触发点（通常在PWM周期中点或谷点）、利用CLA并行计算、使用TMU加速变换，将整个电流环的计算和更新压缩在极短的时间窗口内。这个“延迟”是限制带宽的根本原因。延迟越小，控制器能响应的频率就越高。

SFRA库的工作原理可以类比为一个内置的虚拟频谱分析仪。它在控制环路的给定点（如Id_ref或Iq_ref）注入一个幅值很小、频率可变的正弦波噪声信号，同时在反馈点（如Id_fbk或Iq_fbk）采集响应。通过计算不同频率下输出与输入的幅值比和相位差，就能绘制出开环传递函数的伯德图。这一切都在MCU内部完成，无需任何外部仪器。

3. 软件配置与增量式构建实操详解

3.1 开发环境准备与项目导入

首先，确保你安装了Code Composer Studio (CCS)和C2000编译器。TI的软件资源通常集成在controlSUITE或新的MotorControl SDK中。本项目的源代码位于controlSUITE\libs\app_libs\motor_control\libs\FCL_SFRA\v01_00_00_00\Examples目录下。

打开CCS，导入现有工程：选择上述路径下的工程文件。
关键头文件配置：打开\app_headers\FCL_SFRA_XL_DualServo-Settings.h文件。这是整个项目的“控制中心”，你需要关注以下宏定义：
- BUILDLEVEL：将其设置为FCL_LEVEL1开始我们的增量构建之旅。
- MOTOR1_DRV/MOTOR2_DRV：根据你使用的功率板，选择DRV8305或GaN_BP。若使用GaN板卡，务必选择GaN_BP，以确保正确的电流采样增益和双采样模式配置。
- SAMPLING_METHOD：选择SINGLE_SAMPLING（单采样）或DOUBLE_SAMPLING（双采样）。双采样能提升带宽，但会降低最大调制比（Modulation Index）。在单CPU控制双电机的本配置中，双采样下的最大调制比约为0.84，单采样下约为0.92。如果追求更高母线电压利用率，可以考虑将两个电机分别放到两个CPU核上运行。

3.2 Level 1 & 2：基础功能验证

Level 1目标：验证MCU的PWM模块和SVPWM算法能正确输出六路互补带死区的PWM波。

编译下载程序后，在CCS的Expressions窗口添加变量（可导入提供的variables_FCL_SFRA_DualMtr.txt文件）。
将EnableFlag设为1，观察IsrTicker是否递增，确认中断正常运行。
修改变量motor1.SpeedRef（如0.05 pu）和motor1.VqTesting（如0.05 pu）。VdTesting通常设为0。
使用CCS的Graph工具或连接示波器到PWM测试点（如PWM1H, PWM1L）。你应该能看到标准的SVPWM波形，三相占空比呈正弦变化。通过PWMDAC功能（输出到LaunchPad特定引脚）观察Ta, Tb, Tc波形，它们应是相位互差120度的马鞍波。

实操心得：Level 1的坑调试时如果看不到PWM输出，首先检查EnableFlag是否已置位，以及PWM宏模块是否被正确调用。其次，检查工程中PWM底层的GPIO复用配置是否与你硬件板卡的引脚定义一致。TI的例程有时需要根据LaunchPad版本做细微调整。

Level 2目标：接上电机，开环运行，验证电流采样、编码器接口和过流保护。

将BUILDLEVEL改为FCL_LEVEL2，重新编译下载。
安全第一：确保电机轴可以自由旋转（未机械锁定），且功率板直流母线电压已正确连接但先不要上电。
在Expressions窗口，将motor1.RunMotor设为RUN。此时电机应开始缓慢旋转（开环V/F控制）。
关键检查点：
- 编码器反馈：观察motor1.speed.ElecTheta（电角度）和motor1.speed.MechTheta（机械角度）是否在连续变化。通过PWMDAC输出参考角度和反馈角度，两者波形应趋势一致。如果方向相反，需要交换电机任意两相线。
- 电流采样：观察motor1.Iph1, Iph2, Iph3（或经过Clarke变换后的Ialpha, Ibeta）。电机空载运行时，电流应接近正弦波且幅值较小。
- 过流保护：尝试修改motor1.curLimit为一个很小的值（如对应2A），然后突然增加VqTesting，应触发TripFlagDMC标志，PWM停止输出。通过clearTripFlagDMC可以复位故障。这个测试非常重要，确保你的硬件保护电路和软件保护逻辑正常工作，避免炸机。

3.3 Level 3 & 4：引入FCL与速度环

Level 3目标：实现基于FCL的Id/Iq电流闭环控制。这是性能提升的关键一步。

将BUILDLEVEL改为FCL_LEVEL3，重新编译。注意，从这个Level开始，代码会执行QEP编码器校准流程。
上电运行后，先将motor1.QepCalFlag设为1。你会观察到电机轴会执行以下自动序列：
- 对齐：电机1通入固定矢量，将转子拉到电角度零点位置并保持。
- 寻索引：电机1缓慢旋转，寻找编码器的Z脉冲（索引信号）。
- 捕获索引：找到Z脉冲后，电机1停止，电机2重复对齐和寻索引过程。校准成功后，motor1.lsw和motor2.lsw状态应变为GotIndex。
电流环测试：
- 设置motor1.IdRef= 0（对于PMSM，通常设Id=0控制）。
- 设置motor1.IqRef为一个较小值，如0.05 pu（约0.68A）。
- 将motor1.RunMotor设为RUN。此时电机应平稳旋转，且motor1.cntlr_iq.fbk应能快速跟踪IqRef。
- 动态测试：在电机轴可自由旋转的情况下，快速改变IqRef（如0.05 pu -> -0.05 pu），观察电流反馈的跟踪速度和超调。这是你第一次直观感受FCL动态性能的机会。
调整带宽：FCL的带宽由motor1.FCL_Pars.FccD和FCL_Pars.FccQ设定，默认是采样频率的1/18。你可以尝试增大该值（例如设为采样频率的1/6），然后重复步骤3的动态测试。理论上，带宽越高，电流跟踪越快，但可能引入噪声或振荡。观察fcl_LatencyInMicroSec变量，它显示了从采样到更新的实际延迟时间。

深度解析：FccD/Q参数与采样频率的关系FccD和FccQ是FCL库中电流环PI控制器的截止频率（带宽）设定值。其单位是Hz。这个值并非随意设置，它受到系统采样频率的严格限制。根据数字控制理论，一个离散系统的可控带宽上限约为采样频率的1/3（奈奎斯特频率的1/6）。在实际工程中，考虑到计算延迟、PWM调制等因素，通常保守地设计在采样频率的1/6到1/10。
单采样模式：PWM频率=10kHz，电流环采样频率也是10kHz。合理带宽上限约为1.0kHz ~ 1.6kHz。
双采样模式：PWM频率=10kHz，但电流环在每个PWM周期采样两次（峰值和谷值），等效采样频率为20kHz。合理带宽上限可提升至2.0kHz ~ 3.3kHz。盲目设置过高的Fcc值（如接近采样频率的一半）会导致系统不稳定，表现为电流波形毛刺多、噪音大，甚至发散振荡。最佳实践是：从较低带宽开始（如500Hz），逐步增加，同时用SFRA工具观察伯德图上的相位裕度变化，找到在足够相位裕度（如45度以上）下的最大可用带宽。

Level 4目标：在电流环内环基础上，闭合速度外环。

将BUILDLEVEL改为FCL_LEVEL4，编译下载。
设置motor1.SpeedRef为一个目标速度值，例如0.2 pu（对应100Hz电频率）。
将motor1.RunMotor设为RUN。电��应加速并稳定在设定速度。
在Expressions窗口监控motor1.speed.Speed（反馈速度）是否紧密跟踪SpeedRef。
尝试进行速度阶跃响应测试：快速改变SpeedRef，观察速度的上升时间、超调量和稳态误差。此时，你可以调整速度环PI参数��motor1.pid_spd.param.Kp, Ki）来优化动态性能。速度环的带宽通常应设计为电流环带宽的1/5到1/10，以确保内环有足够快的响应来支撑外环。

4. 双电机对拖与SFRA频响分析实战

4.1 Level 5：构建主从加载系统

这是为SFRA测试搭建舞台的关键一步。

机械连接：确保两个电机轴已通过联轴器刚性连接。
将BUILDLEVEL改为FCL_LEVEL5，编译下载。
在Expressions窗口中，设置loadMotor = MOTOR2。这指定了MOTOR2为负载电机（被测对象），MOTOR1为驱动电机。
关键机制：代码内部会根据loadMotor的设定，自动调整两个速度控制器的输出限幅。驱动电机（MOTOR1）的pid_spd.param.Umax会被设得比负载电机（MOTOR2）的略大。这意味着当两者“对抗”时，驱动电机总能输出更大的转矩，从而确保轴速由驱动电机主导。
启动顺序：
- 设置motor1.SpeedRef = 0.05(pu)。
- 设置motor1.RunMotor = RUN。此时驱动电机开始旋转，带动整个轴转动。
- 确认motor2.SpeedRef = 0。
- 设置motor2.RunMotor = RUN。此时负载电机进入转矩控制模式，其速度环给定为0，因此它会尝试阻止轴转动。但由于其转矩限幅较低，会被驱动电机“拖着走”，整个系统稳定在驱动电机设定的速度上。
加载测试：你可以通过在线修改motor2.pid_spd.param.Umax（正值）和Umin（负值，制动）来动态改变负载电机的“阻力矩”大小。观察驱动电机的电流motor1.Iq会相应增大以克服负载。这个环节让你可以模拟不同负载条件，为后续在不同负载下进行SFRA测试做准备。

4.2 Level 6：SFRA工具配置与频响测试

终于来到性能验证的核心环节。

软件配置：
- 将BUILDLEVEL改为FCL_LEVEL6，编译下载。这个Level的代码集成了SFRA库函数sfraInject()和sfraCollect()。
- 在FCL_SFRA_XL_DualServo-Settings.h中，注意SFRA相关参数：
  - SFRA_FREQ_START：起始扫频频率（Hz）。
  - SFRA_FREQ_LENGTH：扫频点数。
  - FREQ_STEP_MULTIPLY：频率步进乘数（对数扫频）。
- 在Expressions窗口添加变量sfraTestLoop。将其设置为D_axis（测试D轴环）、Q_axis（测试Q轴环）或speedLoop（测试速度环）。
SFRA GUI连接：
- 在PC上运行SFRA GUI可执行文件（位于SFRA库的GUI目录下）。
- Math Mode：选择Floating Point（F28379D是浮点MCU）。
- 点击Setup，选择LaunchPad对应的COM口（通常与CCS调试共用同一个虚拟串口）。务必取消勾选“Boot on Connect”。
- 点击OK，GUI左下角应显示连接成功。
执行D轴电流环SFRA测试：
- 确保系统已按Level 5步骤运行，双电机稳定对拖。
- 在CCS中，设置sfraTestLoop = D_axis。
- 设置motor2.FCL_Pars.FccD = 1000（例如，目标带宽1kHz）。这个值决定了你将要测试的控制器带宽配置。
- 在SFRA GUI中，点击Start Sweep。你会看到一个进度条开始移动。此时请保持系统安静，不要进行任何操作。
- 扫频完成后，GUI会自动绘制出D轴电流环的开环伯德图，并计算出带宽（Bandwidth）、增益裕度（Gain Margin）、相位裕度（Phase Margin）。
结果解读与对比实验：
- 记录基线：在零速（或低速）、空载（负载电机转矩限幅设很小）条件下，测试并记录一组带宽和相位裕度数据。
- 变带宽测试：改变motor2.FCL_Pars.FccD（例如500, 1000, 1500, 2000 Hz），重复SFRA测试。观察随着目标带宽增加，实际测得的带宽是否线性增加？相位裕度如何变化？你会直观地看到，在FCL加持下，系统能在更高带宽下保持可观的相位裕度。
- 变工况测试：保持FccD不变，增大负载电机的转矩限幅（模拟加载），或者提高驱动电机的SpeedRef（模拟不同转速），再次进行SFRA测试。一个设计良好的、解耦充分的电流环，其频响特性（带宽、相位裕度）应该在不同转速和负载下基本保持不变。如果变化很大，说明电压前馈解耦或观测器设计有待优化。
- Q轴环测试：将sfraTestLoop改为Q_axis，并调整motor2.FCL_Pars.FccQ。重复上述测试。Q轴环通常更受关注，因为它直接控制转矩。
关闭FCL的对比测试（可选）：为了凸显FCL的价值，你可以修改代码，将电流环替换为传统的PI控制器（通常计算延迟更大）。然后在相同的硬件和工况下，重复SFRA测试。对比两者的伯德图，你会清晰地看到：在相同的相位裕度要求下，FCL能提供高出数倍的带宽；或者说，在达到相同带宽时，FCL能提供更大的相位裕度，系统更稳定。

5. 常见问题排查与调试经验实录

在实际操作中，你几乎一定会遇到各种问题。下面是我在多次实验中总结出的“避坑指南”。

5.1 电机不转或运行异常

现象	可能原因	排查步骤
电机完全不动，无声音	1. PWM无输出 2. 过流保护触发 3. 编码器校准失败	1. 回退到Level 1，用示波器检查PWM引脚是否有波形。 2. 检查`TripFlagDMC`标志，并检查`curLimit`设置是否过小。 3. 检查QEP编码器接线（A, B, Z, +5V, GND），观察`motor.speed.ElecTheta`是否变化。校准失败时`lsw`可能卡在`WaitForIndex`状态。
电机抖动、啸叫、无法平稳启动	1. 编码器线序接反 2. 电机相序接反 3. 电流采样极性错误或增益设置不对 4. PI参数（尤其是积分项）过于激进	1. 交换编码器A、B相线。 2. 交换电机任意两相动力线。 3.这是最常见的问题！在Level 2开环运行时，给定一个小的`VqTesting`，用示波器测量实际相电流，并与软件中读到的`Iph1, Iph2`比较，看幅值和相位是否匹配。在`FCL_SFRA_XL_DualServo-Settings.h`中调整`#define INV_GAIN`等与电流采样相关的宏定义。 4. 在Level 3，先将电流环的Kp和Ki设为较小的值，逐步增加。
电机只能单向转，反向就抖动	编码器Z脉冲（索引信号）未正确捕获或对齐错误	检查编码器Z信号是否连接，并观察校准过程中电机轴是否确实旋转了超过一圈。有些编码器每圈只有一个Z脉冲，需要耐心等待。确保`QepCalFlag`置1后，程序完整执行了校准流程。

5.2 SFRA测试失败或数据异常

现象	可能原因	排查步骤
SFRA GUI无法连接	1. 串口被占用 2. 波特率等设置不匹配 3. 代码中SFRA初始化未执行	1. 关闭CCS或其他可能占用串口的软件，重新连接。 2. SFRA GUI和代码中的SCI波特率必须一致（代码中通常在`sfra.c`的`SFRA_init()`函数里设置）。 3. 确认程序已运行到Level 6，且`EnableFlag=1`，中断正常运行。
扫频进度条不动或报错	1. 控制环路本身不稳定 2. 注入信号幅值不合适 3. 目标环路未正确使能	1.先确保不加SFRA时，电机控制本身是稳定、安静的。如果电流环本身就有振荡，SFRA无法得到正确结果。 2. SFRA注入的噪声信号幅值默认在代码中定义。如果太小，信噪比低；太大，会激起非线性。可以尝试微调`SFRA`库中的注入幅值参数。 3. 确认`sfraTestLoop`变量设置正确（D_axis, Q_axis, speedLoop），并且对应的控制器是激活的（例如，测试Q轴环时，`IqRef`不能为0）。
伯德图曲线杂乱、不光滑	1. 系统存在显著非线性或噪声 2. 扫频过程中工况有变动 3. 机械共振	1. 检查电流采样波形是否干净，编码器信号是否有毛刺。确保测试在轻载��低速下进行，减少非线性因素。 2.SFRA扫频期间，绝对不要操作CCS修改变量或点击暂停/运行！保持系统完全静止。 3. 如果曲线在某个固定频率出现尖峰，可能是机械共振频率。尝试改变电机安装方式或联轴器。
测得的带宽远低于Fcc设定值	1. 实际延迟过大 2. 被控对象（电机电感）限制了理论带宽	1. 检查`fcl_LatencyInMicroSec`。如果远大于2-3us，说明FCL的优化未完全生效，可能是代码中计算任务安排不合理，未充分利用CLA或TMU。回顾FCL库的调用时序。 2. 电流环的极限带宽受电机电气时间常数（L/R）限制。即使数字控制器无限快，电流也无法瞬间改变。对于小电感电机，理论带宽可以很高；对于大电感电机，存在物理上限。

5.3 性能优化技巧

最大化调制比：如果你发现高速时电压不足，可以尝试切换到SINGLE_SAMPLING模式，或者将两个电机的FCL任务分配到两个CPU核（CPU1和CPU2）上执行。单核运行双电机任务会占用更多计算时间，导致PWM更新延迟增加，从而降低了最大可用电压（调制比）。
精细调整FCL参数：FCL_Pars结构体中不仅有FccD/Q，还有Kp, Ki等参数。FCL库内部会根据你设定的Fcc（截止频率）自动计算一组PI参数。但你可以手动微调这些参数，特别是积分系数Ki，来改善特定负载下的抗扰性能。
SFRA的进阶使用：SFRA不仅可以测开环，还可以测对象模型（Plant）。这在你需要自己设计补偿器时非常有用。通过分析对象模型的伯德图，你可以知道在哪个频率段需要额外的相位补偿或增益调整。
关注延迟时间：fcl_LatencyInMicroSec是一个黄金指标。你的所有优化努力（使用CLA、优化代码结构、调整PWM和ADC触发点）都应该体现在这个数字的减少上。每减少1微秒，都对提升带宽有直接贡献。

通过这套从硬件搭建、软件增量开发到最终性能定量分析（SFRA）的完整流程，你不仅能复现一个高性能的双电机控制平台，更能深刻理解FCL技术如何突破数字控制的带宽瓶颈，并掌握使用SFRA这一强大工具进行环路分析和验证的科学方法。这为你日后设计更高速、更精密的伺服驱动系统打下了坚实的基础。记住，理论上的性能提升需要精心的工程实现和严谨的测试来验证，而这个项目正是连接理论与实践的绝佳桥梁。