1. 项目概述与I2C总线核心价值在嵌入式系统开发中芯片间的通信是构建复杂功能的基础。面对GPIO数量有限、PCB布线空间紧张的现实一种简洁、高效、支持多设备的串行通信协议就显得尤为重要。I2CInter-Integrated Circuit总线正是为此而生。它仅凭两根信号线——串行数据线SDA和串行时钟线SCL就能在多个主设备和从设备之间建立通信链路极大地简化了硬件设计。其主从架构和基于地址的寻址方式使得系统可以像“总线上的对话”一样有序地进行数据交换。无论是读取传感器数据、配置外设寄存器还是访问非易失性存储器I2C都是工程师工具箱中的常客。本文将以德州仪器TI的TM4C129LNCZAD这款基于ARM Cortex-M4内核的高性能微控制器为例带你从协议本质深入到芯片级实践。我们不止步于“如何配置寄存器”更要深挖“为什么这样配置”特别是针对实际开发中容易遇到的时钟拉低超时、总线仲裁、以及如何利用FIFO和µDMA来解放CPU、提升吞吐量等核心难题。无论你是刚接触I2C的新手还是希望优化现有通信代码的资深开发者相信这篇结合了理论剖析与实战经验的总结都能带来启发。2. I2C协议基础与TM4C129LNCZAD硬件概览2.1 I2C协议的精髓两根线与一套规则I2C协议的精妙之处在于其极简的物理层和严谨的链路层规则。物理上SDA和SCL线都需要通过上拉电阻连接到正电源形成“线与”逻辑。这意味着任何设备都可以将线拉低输出0但只有当所有设备都释放总线时线才能被上拉电阻拉高状态1。这种结构直接支持了多主设备的仲裁机制。通信由主设备发起和控制。一次完整的传输始于一个START条件SCL为高时SDA出现一个下降沿终于一个STOP条件SCL为高时SDA出现一个上升沿。在这两个条件之间总线被认为是“忙”的。数据以字节为单位传输每个字节8位高位MSB在先。每个字节后必须紧跟一个应答ACK位接收方在第九个时钟周期将SDA拉低表示应答ACK保持高电平则表示非应答NACK。这为流量控制和错误指示提供了基础。寻址采用7位或10位地址模式。在7位地址模式下最为常用起始条件后的第一个字节的高7位是从设备地址最低位是读写方向位R/S。0表示主设备向从设备写入1表示主设备从从设备读取。TM4C129LNCZAD的I2C模块完全支持这些标准操作。2.2 TM4C129LNCZAD的I2C模块特性与引脚配置TM4C129LNCZAD微控制器集成了多个独立的I2C模块例如I2C6, I2C7, I2C8, I2C9等每个模块都可以独立配置为主设备或从设备。根据芯片数据手册的引脚描述每个I2C模块的SDA和SCL信号可以映射到多个GPIO引脚上这为PCB布局提供了灵活性。一个至关重要的硬件细节是SCL引脚的处理。数据手册中特别强调“Note that this signal has an active pull-up. The corresponding port pin should not be configured as open drain.” 这意味着芯片内部已经为SCL引脚提供了主动上拉电路因此我们在软件初始化配置GPIO时绝对不能将该引脚设置为开漏输出模式。如果错误地配置为开漏内部主动上拉电路可能与软件配置冲突导致信号电平异常甚至损坏硬件。正确的做法是将SCL引脚配置为对应的I2C外设功能复用模式硬件会自动管理其驱动方式。而SDA引脚则必须配置为开漏模式以符合I2C总线的“线与”要求。注意这是一个极易忽略但可能导致通信失败的坑。在调用TI的驱动库如TivaWare函数GPIOPinTypeI2C()时库函数内部会正确处理这些配置。但如果你是自己操作寄存器务必注意区分SDA和SCL的GPIO配置差异。3. 深入TM4C129LNCZAD I2C模块的核心功能解析3.1 时钟系统与速率配置从公式到寄存器I2C通信的速率SCL频率是通信稳定性的基石。TM4C129LNCZAD的I2C主模块时钟由系统时钟SYSCLK分频而来通过编程I2C Master Timer Period (I2CMTPR)寄存器来设定。其核心计算公式为SCL_PERIOD 2 × (1 TIMER_PRD) × (SCL_LP SCL_HP) × CLK_PRD其中CLK_PRD是系统时钟周期例如80MHz系统时钟对应12.5ns。SCL_LP是SCL低电平时间固定计数值标准模式下为6。SCL_HP是SCL高电平时间固定计数值标准模式下为4。TIMER_PRD是写入I2CMTPR寄存器的值。假设系统时钟为80MHz我们需要配置为标准模式100kbpsCLK_PRD 1 / 80,000,000 12.5 ns目标SCL_PERIOD 1 / 100,000 10,000 ns代入公式10,000 2 × (1 TIMER_PRD) × (6 4) × 12.5简化10,000 2 × (1 TIMER_PRD) × 10 × 12.5 250 × (1 TIMER_PRD)计算1 TIMER_PRD 40TIMER_PRD 39转换为十六进制0x27查看数据手册中的表格在80MHz系统时钟下标准模式100kbps对应的推荐值正是0x27这与我们的计算吻合。对于快速模式400kbps和快速模式加1Mbps计算方式相同但目标周期不同。数据手册中的表格为我们提供了常用组合的快速参考但理解公式能让你在非标准系统频率下也能游刃有余。高速模式High-Speed Mode, 最高3.4 Mbps的配置略有不同。首先需要在I2CMCS寄存器中设置HS位。其次在高速模式下SCL_LP和SCL_HP的值分别变为2和1。计算时需使用这些新值。此外高速通信需要一个特殊的“主机代码字节”握手过程。主设备先以标准或快速模式发送一个格式为00001XXX的字节不期待从设备应答通知总线上的设备即将切换到高速模式随后才开始高速数据传输。3.2 时钟低超时CLTO从机“卡住”的守护者这是I2C应用中一个非常关键的高级特性。在标准I2C协议中从设备可以通过拉低SCL线来通知主设备“我还没准备好请等待”。这称为“时钟拉伸”。然而如果从设备因程序跑飞、硬件故障等原因一直拉低SCL就会导致整个总线挂死。TM4C129LNCZAD的I2C主模块内置了时钟低超时Clock Low Timeout, CLTO计数器来应对这种异常。它是一个12位计数器高8位可编程低4位固定为0在检测到START条件后开始递减计数。计数时钟是主模块的内部工作时钟与设定的I2C速率同步。如果SCL线被从设备持续拉低的时间超过了这个计数器设定的阈值主模块就会触发CLTO中断CLKRIS位置位并自动在总线上产生一个STOP条件尝试强制释放总线。如何配置这个超时值假设I2C运行在100kHz我们希望SCL被持续拉低超过35ms时触发超时。SCL周期T_scl 10 us。计数器每个SCL周期递减一次实际上是在内部更快的时钟下计数但概念上可以这么理解。我们需要计算在35ms内有多少个SCL低电平时间。但更准确的是使用公式超时时间 (TPR值) * 内部时钟周期 * 缩放因子。数据手册给出了一个例子TPR0xDA低4位补0后为0xDA0十进制3488在100kHz下对应34.88ms超时。因此我们需要根据系统时钟和期望的超时时间反推出I2CMCLKOCNT寄存器的值。通常我们会参考数据手册的示例或使用TI提供的驱动库函数进行配置。实操心得在通信可靠性要求高的场合务必使能CLTO能并设置一个合理的超时值如20-50ms。在CLTO中断服务例程中一个稳健的恢复策略是1设置I2CMCR寄存器中的STOP位确保主模块发出STOP2可选地复位整个I2C外设通过系统控制模块将其恢复到已知的空闲状态3重新初始化I2C模块并尝试重发或上报错误。避免在中断中做复杂的恢复简单复位往往最有效。3.3 总线仲裁与多主竞争当多个主设备几乎同时尝试发起通信时I2C的仲裁机制确保了只有一方能胜出。仲裁发生在SDA线上SCL为高时进行。每个主设备在发送地址或数据位的同时会监听SDA线的实际电平。如果某个主设备发送了高电平‘1’但检测到SDA线为低电平‘0’它就意识到有另一个主设备正在发送‘0’。根据“线与”逻辑低电平优先因此发送‘1’的设备会立即关闭其输出驱动器退出竞争并转换到从设备接收模式监听赢得仲裁的主设备后续的通信。在TM4C129LNCZAD中如果主设备在仲裁中失败I2CMCS寄存器中的ARBLOST位会被置位并可能产生中断。特别需要注意的是如果仲裁丢失发生在启用了TX FIFO的突发BURST传输过程中处理不当可能导致后续数据混乱。数据手册建议的步骤是立即刷新并禁用TX FIFO。清除并屏蔽TX FIFO空中断清除I2CMIMR中的TXFEIM位。 等待总线空闲后再重新填充和使能TX FIFO取消中断屏蔽发起新的传输。3.4 FIFO与µDMA高效数据搬运的引擎对于需要连续读写大量数据的应用如读取图像传感器、写入大块EEPROM如果每个字节都触发CPU中断进行处理将带来巨大的开销。TM4C129LNCZAD的I2C模块集成了8字节深的TX和RX FIFO并可与微直接存储器访问µDMA控制器协同工作实现“无人值守”的数据块传输。FIFO分配TX和RX FIFO可以独立地分配给主模块或从模块。这通过I2CFIFOCTL寄存器中的TXASGNMT和RXASGNMT位配置。最常见的情况是将两个FIFO都分配给主模块用于主设备传输。主模块突发BURST模式这是利用FIFO和µDMA的关键。通过设置I2CMCS寄存器中的BURST位并预先在I2CMBLEN寄存器中设置好要传输的总字节数主模块会自动管理整个多字节传输序列。传输开始后I2CMBCNT寄存器作为递减计数器实时显示还剩多少字节待传输。与µDMA联动单次请求当RX FIFO中至少有1个数据字节或TX FIFO至少有1个空位时I2C模块会向µDMA发出单次请求信号。突发请求当RX FIFO中的数据量达到设定的触发水平或TX FIFO剩余待发送字节数少于4且FIFO填充水平低于触发水平时I2C模块会发出突发请求信号让µDMA一次性搬运多个数据。传输完成当µDMA完成设定的数据块搬运后会向I2C模块发送完成信号并触发相应的DMARX或DMATX中断。配置流程简述配置I2C模块的基本参数速率、自身地址-如果作为从机。配置I2CFIFOCTL分配FIFO设置触发阈值。配置µDMA通道设置源地址内存或I2C FIFO、目标地址I2C FIFO或内存、传输数据量、数据宽度等。在I2C主控制寄存器中启动带BURST位的传输命令。I2C硬件会自动处理地址发送、数据搬移、ACK/NACK响应µDMA则在后台与FIFO同步数据CPU仅在传输开始和结束时介入。注意事项在重新分配FIFO所有权例如从主模式切换到从模式使用FIFO之前必须确保FIFO为空。否则残留的数据会导致不可预知的行为。可以通过查询I2CFIFOSTAT寄存器来确认FIFO状态。4. TM4C129LNCZAD I2C驱动开发实战4.1 初始化配置从寄存器到代码我们以I2C0模块作为主设备连接一个I2C EEPROM地址0x50为例展示基于寄存器直接操作的初始化流程。使用TI的TivaWare库可以简化步骤但理解寄存器操作是调试的根基。步骤1系统时钟与GPIO使能首先需要启用I2C0模块和对应GPIO端口所在的总线时钟。// 假设系统时钟已配置为80MHz SYSCTL-RCGCI2C | 0x01; // 使能 I2C0 模块时钟 SYSCTL-RCGCGPIO | 0x01; // 使能 GPIOA 模块时钟假设使用PA5、PA6 __asm__ volatile(nop); // 插入少量延时等待时钟稳定 __asm__ volatile(nop);步骤2配置GPIO引脚复用功能将PA6SCL和PA5SDA配置为I2C功能。关键点SCL不能配置为开漏// 解锁GPIOA的CR寄存器如果需要某些型号需要 // GPIOA-LOCK GPIO_LOCK_KEY; // GPIOA-CR | 0x60; // 启用PA5、PA6的提交功能 // 设置引脚为外设功能 GPIOA-AFSEL | 0x60; // 启用PA5、PA6的备用功能 // 配置引脚强度为2mA可根据总线负载调整禁用数字功能由I2C模块控制 GPIOA-DR2R | 0x60; // 2mA驱动 GPIOA-DEN | 0x60; // 使能数字功能 // 至关重要配置引脚复用控制将PA5、PA6映射到I2C0 // 查阅数据手册“Pin Mux Table”找到I2C0SCL和I2C0SDA对应的PMCx值。 // 假设PA6对应I2C0SCL PMCx值为0x3 PA5对应I2C0SDA PMCx值也为0x3。 GPIOA-PCTL (GPIOA-PCTL ~0x00FF0000) | (0x33 20); // 设置PA5、PA6的PMC为3 // 注意我们没有将PA6明确配置为开漏输出因为I2C模块内部会处理。 // 但PA5SDA需要开漏。在Tiva系列中当引脚配置为I2C外设功能时模块会自动控制其开漏属性。 // 更安全的做法是使用库函数 GPIOPinTypeI2C()它会处理好这些细节。步骤3初始化I2C主模块// 1. 确保I2C模块处于空闲/非活动状态可通过软件复位 I2C0-MCR | 0x02; // 设置I2CMCR寄存器中的MFE位不应该是发起主功能使能和复位。 // 更标准的操作是先禁用模块进行配置 I2C0-MCR 0x0000; // 禁用主模块清除MFE位 while(I2C0-MCR 0x01); // 等待总线忙标志位清空 // 2. 配置时钟速率100kbps 80MHz I2C0-MTPR 0x27; // 根据之前的计算写入Timer Period值 // 3. 配置主时钟低超时可选但推荐 I2C0-MCLKOCNT 0xDA; // 示例值约35ms超时 100kHz // 使能CLTO中断如果需要 I2C0-MIMR | 0x08; // 设置CLKIM位使能时钟低超时中断 // 4. 使能主模块功能 I2C0-MCR | 0x01; // 设置MCR寄存器的MFE位使能主功能4.2 单字节读写流程与寄存器操作详解我们实现一个向EEPROM地址0x1000写入一个字节0xAB再读回的函数。单字节写入流程发送START条件 从机地址写。发送内存地址高字节。发送内存地址低字节。发送数据字节。发送STOP条件。bool I2C_WriteByte(uint16_t memAddr, uint8_t data) { // 步骤1: 发送起始条件、从机地址写 I2C0-MSA (0x50 1) | 0x00; // 7位地址左移1位最低位R/S0表示写 // I2CMCS命令: START1, RUN1, STOP0 (先不发STOP), ACK不关心(0) I2C0-MCS 0x03; // 0b0011 - START | RUN // 等待操作完成或出错 while(I2C0-MCS 0x01); // 轮询BUSY位等待传输完成 // 检查错误: NACK? ARBLOST? if(I2C0-MCS 0x02) { // 检查ERROR位 // 发生错误发送STOP清理总线 I2C0-MCS 0x04; // 发送STOP return false; } // 步骤2: 发送内存地址高字节 (无新的START) I2C0-MDR (memAddr 8) 0xFF; // 写入数据寄存器 I2C0-MCS 0x01; // 0b0001 - RUN (继续传输) while(I2C0-MCS 0x01); if(I2C0-MCS 0x02) { I2C0-MCS 0x04; return false; } // 步骤3: 发送内存地址低字节 I2C0-MDR memAddr 0xFF; I2C0-MCS 0x01; // RUN while(I2C0-MCS 0x01); if(I2C0-MCS 0x02) { I2C0-MCS 0x04; return false; } // 步骤4: 发送数据字节 I2C0-MDR data; I2C0-MCS 0x01; // RUN while(I2C0-MCS 0x01); if(I2C0-MCS 0x02) { I2C0-MCS 0x04; return false; } // 步骤5: 发送STOP条件结束本次传输 I2C0-MCS 0x04; // 0b0100 - STOP return true; }单字节读取流程需要“伪写”来设置内存地址发送START 从机地址写。发送内存地址高字节。发送内存地址低字节。发送重复STARTRepeated Start 从机地址读。读取数据字节主设备在最后一个字节发送NACK。发送STOP条件。bool I2C_ReadByte(uint16_t memAddr, uint8_t *pData) { // 步骤1-3: 发送地址写模式以设置EEPROM内部指针 I2C0-MSA (0x50 1) | 0x00; // 地址写 I2C0-MCS 0x03; // START | RUN while(I2C0-MCS 0x01); if(I2C0-MCS 0x02) { I2C0-MCS 0x04; return false; } I2C0-MDR (memAddr 8) 0xFF; I2C0-MCS 0x01; // RUN while(I2C0-MCS 0x01); if(I2C0-MCS 0x02) { I2C0-MCS 0x04; return false; } I2C0-MDR memAddr 0xFF; I2C0-MCS 0x01; // RUN while(I2C0-MCS 0x01); if(I2C0-MCS 0x02) { I2C0-MCS 0x04; return false; } // 步骤4: 发送重复START切换为读模式 I2C0-MSA (0x50 1) | 0x01; // 地址读 // 关键命令: START1, RUN1, ACK0 (因为只读一个字节读完发NACK), STOP0 I2C0-MCS 0x0B; // 0b1011 - START | RUN | ACK0 (手册中ACK位为0表示发送NACK) while(I2C0-MCS 0x01); if(I2C0-MCS 0x02) { I2C0-MCS 0x04; return false; } // 步骤5: 读取数据 (此时数据已在MDR中) *pData I2C0-MDR; // 步骤6: 发送STOP条件 I2C0-MCS 0x04; // STOP return true; }实操心得I2CMCS寄存器的命令组合是理解操作的关键。START、STOP、RUN、ACK位的组合决定了单次操作的行为。在轮询BUSY位时一定要在操作完成后检查ERROR位并根据错误类型NACK或仲裁丢失进行总线恢复。对于重复START其本质是在不发送STOP的情况下发起一个新的START条件这在读-写或写-读切换时非常有用。4.3 利用FIFO与µDMA进行块传输以下是一个简化的示例展示如何配置I2C主模块和µDMA实现从内存缓冲区向I2C从设备如EEPROM连续写入多个字节。步骤1: 初始化I2C FIFO// 假设I2C0已基本初始化主功能已使能 // 1. 禁用FIFO进行配置 I2C0-FIFOCTL 0x00; // 2. 分配TX FIFO给主模块设置触发水平例如当TX FIFO空余4字节时触发DMA请求 I2C0-FIFOCTL (0x0 8) | // TXASGNMT: 0分配给主模块 (0x0 0) | // RXASGNMT: 0分配给主模块本例只写可不关心RX (0x4 4); // TXTRIG: 触发水平设为4当TX FIFO数据量4时触发需查手册确认逻辑 // 注意触发逻辑需仔细查阅手册。通常是FIFO中的数据量低于某个水平时请求填充。 // 3. 使能FIFO I2C0-FIFOCTL | 0x8000; // 设置FIFOEN位步骤2: 配置µDMA通道此处为概念性代码具体寄存器操作请参考TM4C129的µDMA章节// 假设使用µDMA通道8用于I2C0 TX // 1. 使能µDMA控制器和相应通道的时钟 SYSCTL-RCGCDMA | 0x01; // 2. 配置通道控制结构体通常在内存中定义DMA控制表 // - 设置源地址内存缓冲区地址 // - 设置目的地址I2C0 FIFO数据寄存器地址 (I2C0-FIFODATA) // - 设置传输数据量要发送的字节数 // - 设置数据宽度8位 // - 设置源地址增量目的地址不增量 // - 设置仲裁大小一次突发传输量 // - 设置传输模式基本模式或Ping-Pong模式 // 3. 将通道控制结构体地址写入DMA通道控制表指针寄存器 // 4. 配置通道映射选择寄存器将I2C0 TX请求映射到该DMA通道 // 5. 使能该DMA通道步骤3: 启动带BURST的I2C传输// 1. 设置从机地址写 I2C0-MSA (0x50 1) | 0x00; // 2. 设置突发传输长度例如发送32字节 I2C0-MBLEN 32; // 包括地址字节不通常MBLEN指数据字节数。地址是单独发送的。 // 对于EEPROM页写入可能需要先发送2字节地址然后才是数据。这需要分两次操作或使用特殊命令。 // 更常见的BURST用法是访问FIFO设备或不需要地址前缀的传感器。 // 3. 启动带BURST的传输 // 命令: START1, RUN1, BURST1, ACK?, STOP0 (最后发STOP) I2C0-MCS 0x13; // 0b10011 - START | RUN | BURST (假设ACK0) // 此时I2C模块会发送START、地址然后等待TX FIFO中有数据。 // µDMA会根据FIFO的触发水平自动将内存中的数据搬运到I2C0-FIFODATA。 // I2C硬件会自动处理所有字节的发送、ACK检查并在发送完MBLEN指定的字节数后根据MCS中的STOP位决定是否发送STOP。 // 4. 等待传输完成通过轮询BUSY位或DMA完成中断 while(I2C0-MCS 0x01); // 等待BUSY位清除 // 5. 发送STOP条件如果之前MCS中没设STOP if(!(I2C0-MCS 0x04)) { // 检查STOP是否已发送 I2C0-MCS 0x04; }5. 调试技巧与常见问题排查5.1 基础信号检查示波器/逻辑分析仪是关键当I2C通信失败时第一步永远是用示波器或逻辑分析仪观察SDA和SCL线上的实际波形。检查以下要点上拉电阻波形上升沿是否陡峭过缓的上升沿RC常数过大会导致时序违规。通常3.3V系统使用4.7kΩ上拉但总线电容大线长、设备多时需减小阻值。起始/停止条件是否有清晰的STARTSDA下降沿时SCL高和STOPSDA上升沿时SCL高信号地址与数据解码出的地址和数据是否符合预期从机是否在每个字节后给出了ACK第9个时钟周期SDA为低时钟拉伸SCL是否被从设备长时间拉低这可能是从设备忙或故障的标志。5.2 典型错误状态与寄存器诊断TM4C129LNCZAD的I2C主状态寄存器I2CMCS提供了丰富的错误信息ERROR (位1)此位置1表示发生了错误。需要结合其他位判断具体错误类型。ARBLOST (位6)仲裁丢失。检查总线上是否有其他主设备。DATACK/NACK (位5)数据未被应答。检查从机地址是否正确、从机是否上电或忙、总线电平是否正常。ADDRACK/NACK (位4)地址未被应答。最常见的原因是从机地址错误、从机不存在或总线连接问题。CLKTO (位2)时钟低超时。SCL被从机拉低超过设定时间。检查从机状态或减小CLTO阈值。排查流程通信失败后首先读取I2CMCS寄存器。如果ERROR位为1检查ARBLOST、DATACK、ADDRACK。如果CLKTO位为1说明从机“卡住”了总线需要检查从机硬件或软件并考虑在主机端实现超时恢复机制。在任何错误发生后一个良好的习惯是向I2CMCS寄存器写入0x04仅STOP位来发送一个STOP条件将总线强制恢复到空闲状态然后再重新初始化通信序列。5.3 软件层面的常见陷阱时序问在轮询BUSY位时没有适当延时或超时机制导致程序死等。务必在轮询循环中加入超时计数器。uint32_t timeout 100000; // 超时计数 while((I2C0-MCS 0x01) (timeout-- 0)); // 等待BUSY清除或超时 if(timeout 0) { // 超时处理复位I2C模块 I2C0-MCR | 0x02; // 假设有复位位具体看寄存器 I2C0-MCR ~0x02; return false; }中断与DMA竞争如果同时使能了FIFO中断和µDMA需要清晰管理数据流。确保DMA传输完成中断或FIFO阈值中断得到及时响应避免数据上溢或下溢。重复START使用不当从写模式切换到读模式时必须使用重复START而不是先STOP再START。后者会导致从设备内部指针复位。SCL引脚配置错误如前所述切勿将SCL引脚配置为开漏输出。使用GPIOPinTypeI2CSCL()或GPIOPinTypeI2C()库函数可以避免此问题。5.4 总线负载与电容问题I2C总线规范对总线的最大电容通常为400pF有要求。当连接设备较多、走线较长时总线电容会增加导致信号边沿变缓可能无法满足上升时间要求通信速率上不去甚至失败。对策1减小上拉电阻值如从4.7kΩ降到2.2kΩ或1kΩ以提供更强的上拉电流加快上升沿。但注意这会增加静态功耗。对策2降低通信速率。从400kbps降到100kbps能显著提高时序裕量。对策3使用I2C缓冲器或集线器芯片将长总线或高电容负载分段隔离。通过结合协议原理的深刻理解、对TM4C129LNCZAD硬件特性的熟练掌握以及系统性的调试方法I2C总线可以成为你嵌入式项目中稳定可靠的通信基石。从简单的传感器读取到复杂的多主设备网络这套两线协议都能应对自如。
1. 项目概述与I2C总线核心价值在嵌入式系统开发中芯片间的通信是构建复杂功能的基础。面对GPIO数量有限、PCB布线空间紧张的现实一种简洁、高效、支持多设备的串行通信协议就显得尤为重要。I2CInter-Integrated Circuit总线正是为此而生。它仅凭两根信号线——串行数据线SDA和串行时钟线SCL就能在多个主设备和从设备之间建立通信链路极大地简化了硬件设计。其主从架构和基于地址的寻址方式使得系统可以像“总线上的对话”一样有序地进行数据交换。无论是读取传感器数据、配置外设寄存器还是访问非易失性存储器I2C都是工程师工具箱中的常客。本文将以德州仪器TI的TM4C129LNCZAD这款基于ARM Cortex-M4内核的高性能微控制器为例带你从协议本质深入到芯片级实践。我们不止步于“如何配置寄存器”更要深挖“为什么这样配置”特别是针对实际开发中容易遇到的时钟拉低超时、总线仲裁、以及如何利用FIFO和µDMA来解放CPU、提升吞吐量等核心难题。无论你是刚接触I2C的新手还是希望优化现有通信代码的资深开发者相信这篇结合了理论剖析与实战经验的总结都能带来启发。2. I2C协议基础与TM4C129LNCZAD硬件概览2.1 I2C协议的精髓两根线与一套规则I2C协议的精妙之处在于其极简的物理层和严谨的链路层规则。物理上SDA和SCL线都需要通过上拉电阻连接到正电源形成“线与”逻辑。这意味着任何设备都可以将线拉低输出0但只有当所有设备都释放总线时线才能被上拉电阻拉高状态1。这种结构直接支持了多主设备的仲裁机制。通信由主设备发起和控制。一次完整的传输始于一个START条件SCL为高时SDA出现一个下降沿终于一个STOP条件SCL为高时SDA出现一个上升沿。在这两个条件之间总线被认为是“忙”的。数据以字节为单位传输每个字节8位高位MSB在先。每个字节后必须紧跟一个应答ACK位接收方在第九个时钟周期将SDA拉低表示应答ACK保持高电平则表示非应答NACK。这为流量控制和错误指示提供了基础。寻址采用7位或10位地址模式。在7位地址模式下最为常用起始条件后的第一个字节的高7位是从设备地址最低位是读写方向位R/S。0表示主设备向从设备写入1表示主设备从从设备读取。TM4C129LNCZAD的I2C模块完全支持这些标准操作。2.2 TM4C129LNCZAD的I2C模块特性与引脚配置TM4C129LNCZAD微控制器集成了多个独立的I2C模块例如I2C6, I2C7, I2C8, I2C9等每个模块都可以独立配置为主设备或从设备。根据芯片数据手册的引脚描述每个I2C模块的SDA和SCL信号可以映射到多个GPIO引脚上这为PCB布局提供了灵活性。一个至关重要的硬件细节是SCL引脚的处理。数据手册中特别强调“Note that this signal has an active pull-up. The corresponding port pin should not be configured as open drain.” 这意味着芯片内部已经为SCL引脚提供了主动上拉电路因此我们在软件初始化配置GPIO时绝对不能将该引脚设置为开漏输出模式。如果错误地配置为开漏内部主动上拉电路可能与软件配置冲突导致信号电平异常甚至损坏硬件。正确的做法是将SCL引脚配置为对应的I2C外设功能复用模式硬件会自动管理其驱动方式。而SDA引脚则必须配置为开漏模式以符合I2C总线的“线与”要求。注意这是一个极易忽略但可能导致通信失败的坑。在调用TI的驱动库如TivaWare函数GPIOPinTypeI2C()时库函数内部会正确处理这些配置。但如果你是自己操作寄存器务必注意区分SDA和SCL的GPIO配置差异。3. 深入TM4C129LNCZAD I2C模块的核心功能解析3.1 时钟系统与速率配置从公式到寄存器I2C通信的速率SCL频率是通信稳定性的基石。TM4C129LNCZAD的I2C主模块时钟由系统时钟SYSCLK分频而来通过编程I2C Master Timer Period (I2CMTPR)寄存器来设定。其核心计算公式为SCL_PERIOD 2 × (1 TIMER_PRD) × (SCL_LP SCL_HP) × CLK_PRD其中CLK_PRD是系统时钟周期例如80MHz系统时钟对应12.5ns。SCL_LP是SCL低电平时间固定计数值标准模式下为6。SCL_HP是SCL高电平时间固定计数值标准模式下为4。TIMER_PRD是写入I2CMTPR寄存器的值。假设系统时钟为80MHz我们需要配置为标准模式100kbpsCLK_PRD 1 / 80,000,000 12.5 ns目标SCL_PERIOD 1 / 100,000 10,000 ns代入公式10,000 2 × (1 TIMER_PRD) × (6 4) × 12.5简化10,000 2 × (1 TIMER_PRD) × 10 × 12.5 250 × (1 TIMER_PRD)计算1 TIMER_PRD 40TIMER_PRD 39转换为十六进制0x27查看数据手册中的表格在80MHz系统时钟下标准模式100kbps对应的推荐值正是0x27这与我们的计算吻合。对于快速模式400kbps和快速模式加1Mbps计算方式相同但目标周期不同。数据手册中的表格为我们提供了常用组合的快速参考但理解公式能让你在非标准系统频率下也能游刃有余。高速模式High-Speed Mode, 最高3.4 Mbps的配置略有不同。首先需要在I2CMCS寄存器中设置HS位。其次在高速模式下SCL_LP和SCL_HP的值分别变为2和1。计算时需使用这些新值。此外高速通信需要一个特殊的“主机代码字节”握手过程。主设备先以标准或快速模式发送一个格式为00001XXX的字节不期待从设备应答通知总线上的设备即将切换到高速模式随后才开始高速数据传输。3.2 时钟低超时CLTO从机“卡住”的守护者这是I2C应用中一个非常关键的高级特性。在标准I2C协议中从设备可以通过拉低SCL线来通知主设备“我还没准备好请等待”。这称为“时钟拉伸”。然而如果从设备因程序跑飞、硬件故障等原因一直拉低SCL就会导致整个总线挂死。TM4C129LNCZAD的I2C主模块内置了时钟低超时Clock Low Timeout, CLTO计数器来应对这种异常。它是一个12位计数器高8位可编程低4位固定为0在检测到START条件后开始递减计数。计数时钟是主模块的内部工作时钟与设定的I2C速率同步。如果SCL线被从设备持续拉低的时间超过了这个计数器设定的阈值主模块就会触发CLTO中断CLKRIS位置位并自动在总线上产生一个STOP条件尝试强制释放总线。如何配置这个超时值假设I2C运行在100kHz我们希望SCL被持续拉低超过35ms时触发超时。SCL周期T_scl 10 us。计数器每个SCL周期递减一次实际上是在内部更快的时钟下计数但概念上可以这么理解。我们需要计算在35ms内有多少个SCL低电平时间。但更准确的是使用公式超时时间 (TPR值) * 内部时钟周期 * 缩放因子。数据手册给出了一个例子TPR0xDA低4位补0后为0xDA0十进制3488在100kHz下对应34.88ms超时。因此我们需要根据系统时钟和期望的超时时间反推出I2CMCLKOCNT寄存器的值。通常我们会参考数据手册的示例或使用TI提供的驱动库函数进行配置。实操心得在通信可靠性要求高的场合务必使能CLTO能并设置一个合理的超时值如20-50ms。在CLTO中断服务例程中一个稳健的恢复策略是1设置I2CMCR寄存器中的STOP位确保主模块发出STOP2可选地复位整个I2C外设通过系统控制模块将其恢复到已知的空闲状态3重新初始化I2C模块并尝试重发或上报错误。避免在中断中做复杂的恢复简单复位往往最有效。3.3 总线仲裁与多主竞争当多个主设备几乎同时尝试发起通信时I2C的仲裁机制确保了只有一方能胜出。仲裁发生在SDA线上SCL为高时进行。每个主设备在发送地址或数据位的同时会监听SDA线的实际电平。如果某个主设备发送了高电平‘1’但检测到SDA线为低电平‘0’它就意识到有另一个主设备正在发送‘0’。根据“线与”逻辑低电平优先因此发送‘1’的设备会立即关闭其输出驱动器退出竞争并转换到从设备接收模式监听赢得仲裁的主设备后续的通信。在TM4C129LNCZAD中如果主设备在仲裁中失败I2CMCS寄存器中的ARBLOST位会被置位并可能产生中断。特别需要注意的是如果仲裁丢失发生在启用了TX FIFO的突发BURST传输过程中处理不当可能导致后续数据混乱。数据手册建议的步骤是立即刷新并禁用TX FIFO。清除并屏蔽TX FIFO空中断清除I2CMIMR中的TXFEIM位。 等待总线空闲后再重新填充和使能TX FIFO取消中断屏蔽发起新的传输。3.4 FIFO与µDMA高效数据搬运的引擎对于需要连续读写大量数据的应用如读取图像传感器、写入大块EEPROM如果每个字节都触发CPU中断进行处理将带来巨大的开销。TM4C129LNCZAD的I2C模块集成了8字节深的TX和RX FIFO并可与微直接存储器访问µDMA控制器协同工作实现“无人值守”的数据块传输。FIFO分配TX和RX FIFO可以独立地分配给主模块或从模块。这通过I2CFIFOCTL寄存器中的TXASGNMT和RXASGNMT位配置。最常见的情况是将两个FIFO都分配给主模块用于主设备传输。主模块突发BURST模式这是利用FIFO和µDMA的关键。通过设置I2CMCS寄存器中的BURST位并预先在I2CMBLEN寄存器中设置好要传输的总字节数主模块会自动管理整个多字节传输序列。传输开始后I2CMBCNT寄存器作为递减计数器实时显示还剩多少字节待传输。与µDMA联动单次请求当RX FIFO中至少有1个数据字节或TX FIFO至少有1个空位时I2C模块会向µDMA发出单次请求信号。突发请求当RX FIFO中的数据量达到设定的触发水平或TX FIFO剩余待发送字节数少于4且FIFO填充水平低于触发水平时I2C模块会发出突发请求信号让µDMA一次性搬运多个数据。传输完成当µDMA完成设定的数据块搬运后会向I2C模块发送完成信号并触发相应的DMARX或DMATX中断。配置流程简述配置I2C模块的基本参数速率、自身地址-如果作为从机。配置I2CFIFOCTL分配FIFO设置触发阈值。配置µDMA通道设置源地址内存或I2C FIFO、目标地址I2C FIFO或内存、传输数据量、数据宽度等。在I2C主控制寄存器中启动带BURST位的传输命令。I2C硬件会自动处理地址发送、数据搬移、ACK/NACK响应µDMA则在后台与FIFO同步数据CPU仅在传输开始和结束时介入。注意事项在重新分配FIFO所有权例如从主模式切换到从模式使用FIFO之前必须确保FIFO为空。否则残留的数据会导致不可预知的行为。可以通过查询I2CFIFOSTAT寄存器来确认FIFO状态。4. TM4C129LNCZAD I2C驱动开发实战4.1 初始化配置从寄存器到代码我们以I2C0模块作为主设备连接一个I2C EEPROM地址0x50为例展示基于寄存器直接操作的初始化流程。使用TI的TivaWare库可以简化步骤但理解寄存器操作是调试的根基。步骤1系统时钟与GPIO使能首先需要启用I2C0模块和对应GPIO端口所在的总线时钟。// 假设系统时钟已配置为80MHz SYSCTL-RCGCI2C | 0x01; // 使能 I2C0 模块时钟 SYSCTL-RCGCGPIO | 0x01; // 使能 GPIOA 模块时钟假设使用PA5、PA6 __asm__ volatile(nop); // 插入少量延时等待时钟稳定 __asm__ volatile(nop);步骤2配置GPIO引脚复用功能将PA6SCL和PA5SDA配置为I2C功能。关键点SCL不能配置为开漏// 解锁GPIOA的CR寄存器如果需要某些型号需要 // GPIOA-LOCK GPIO_LOCK_KEY; // GPIOA-CR | 0x60; // 启用PA5、PA6的提交功能 // 设置引脚为外设功能 GPIOA-AFSEL | 0x60; // 启用PA5、PA6的备用功能 // 配置引脚强度为2mA可根据总线负载调整禁用数字功能由I2C模块控制 GPIOA-DR2R | 0x60; // 2mA驱动 GPIOA-DEN | 0x60; // 使能数字功能 // 至关重要配置引脚复用控制将PA5、PA6映射到I2C0 // 查阅数据手册“Pin Mux Table”找到I2C0SCL和I2C0SDA对应的PMCx值。 // 假设PA6对应I2C0SCL PMCx值为0x3 PA5对应I2C0SDA PMCx值也为0x3。 GPIOA-PCTL (GPIOA-PCTL ~0x00FF0000) | (0x33 20); // 设置PA5、PA6的PMC为3 // 注意我们没有将PA6明确配置为开漏输出因为I2C模块内部会处理。 // 但PA5SDA需要开漏。在Tiva系列中当引脚配置为I2C外设功能时模块会自动控制其开漏属性。 // 更安全的做法是使用库函数 GPIOPinTypeI2C()它会处理好这些细节。步骤3初始化I2C主模块// 1. 确保I2C模块处于空闲/非活动状态可通过软件复位 I2C0-MCR | 0x02; // 设置I2CMCR寄存器中的MFE位不应该是发起主功能使能和复位。 // 更标准的操作是先禁用模块进行配置 I2C0-MCR 0x0000; // 禁用主模块清除MFE位 while(I2C0-MCR 0x01); // 等待总线忙标志位清空 // 2. 配置时钟速率100kbps 80MHz I2C0-MTPR 0x27; // 根据之前的计算写入Timer Period值 // 3. 配置主时钟低超时可选但推荐 I2C0-MCLKOCNT 0xDA; // 示例值约35ms超时 100kHz // 使能CLTO中断如果需要 I2C0-MIMR | 0x08; // 设置CLKIM位使能时钟低超时中断 // 4. 使能主模块功能 I2C0-MCR | 0x01; // 设置MCR寄存器的MFE位使能主功能4.2 单字节读写流程与寄存器操作详解我们实现一个向EEPROM地址0x1000写入一个字节0xAB再读回的函数。单字节写入流程发送START条件 从机地址写。发送内存地址高字节。发送内存地址低字节。发送数据字节。发送STOP条件。bool I2C_WriteByte(uint16_t memAddr, uint8_t data) { // 步骤1: 发送起始条件、从机地址写 I2C0-MSA (0x50 1) | 0x00; // 7位地址左移1位最低位R/S0表示写 // I2CMCS命令: START1, RUN1, STOP0 (先不发STOP), ACK不关心(0) I2C0-MCS 0x03; // 0b0011 - START | RUN // 等待操作完成或出错 while(I2C0-MCS 0x01); // 轮询BUSY位等待传输完成 // 检查错误: NACK? ARBLOST? if(I2C0-MCS 0x02) { // 检查ERROR位 // 发生错误发送STOP清理总线 I2C0-MCS 0x04; // 发送STOP return false; } // 步骤2: 发送内存地址高字节 (无新的START) I2C0-MDR (memAddr 8) 0xFF; // 写入数据寄存器 I2C0-MCS 0x01; // 0b0001 - RUN (继续传输) while(I2C0-MCS 0x01); if(I2C0-MCS 0x02) { I2C0-MCS 0x04; return false; } // 步骤3: 发送内存地址低字节 I2C0-MDR memAddr 0xFF; I2C0-MCS 0x01; // RUN while(I2C0-MCS 0x01); if(I2C0-MCS 0x02) { I2C0-MCS 0x04; return false; } // 步骤4: 发送数据字节 I2C0-MDR data; I2C0-MCS 0x01; // RUN while(I2C0-MCS 0x01); if(I2C0-MCS 0x02) { I2C0-MCS 0x04; return false; } // 步骤5: 发送STOP条件结束本次传输 I2C0-MCS 0x04; // 0b0100 - STOP return true; }单字节读取流程需要“伪写”来设置内存地址发送START 从机地址写。发送内存地址高字节。发送内存地址低字节。发送重复STARTRepeated Start 从机地址读。读取数据字节主设备在最后一个字节发送NACK。发送STOP条件。bool I2C_ReadByte(uint16_t memAddr, uint8_t *pData) { // 步骤1-3: 发送地址写模式以设置EEPROM内部指针 I2C0-MSA (0x50 1) | 0x00; // 地址写 I2C0-MCS 0x03; // START | RUN while(I2C0-MCS 0x01); if(I2C0-MCS 0x02) { I2C0-MCS 0x04; return false; } I2C0-MDR (memAddr 8) 0xFF; I2C0-MCS 0x01; // RUN while(I2C0-MCS 0x01); if(I2C0-MCS 0x02) { I2C0-MCS 0x04; return false; } I2C0-MDR memAddr 0xFF; I2C0-MCS 0x01; // RUN while(I2C0-MCS 0x01); if(I2C0-MCS 0x02) { I2C0-MCS 0x04; return false; } // 步骤4: 发送重复START切换为读模式 I2C0-MSA (0x50 1) | 0x01; // 地址读 // 关键命令: START1, RUN1, ACK0 (因为只读一个字节读完发NACK), STOP0 I2C0-MCS 0x0B; // 0b1011 - START | RUN | ACK0 (手册中ACK位为0表示发送NACK) while(I2C0-MCS 0x01); if(I2C0-MCS 0x02) { I2C0-MCS 0x04; return false; } // 步骤5: 读取数据 (此时数据已在MDR中) *pData I2C0-MDR; // 步骤6: 发送STOP条件 I2C0-MCS 0x04; // STOP return true; }实操心得I2CMCS寄存器的命令组合是理解操作的关键。START、STOP、RUN、ACK位的组合决定了单次操作的行为。在轮询BUSY位时一定要在操作完成后检查ERROR位并根据错误类型NACK或仲裁丢失进行总线恢复。对于重复START其本质是在不发送STOP的情况下发起一个新的START条件这在读-写或写-读切换时非常有用。4.3 利用FIFO与µDMA进行块传输以下是一个简化的示例展示如何配置I2C主模块和µDMA实现从内存缓冲区向I2C从设备如EEPROM连续写入多个字节。步骤1: 初始化I2C FIFO// 假设I2C0已基本初始化主功能已使能 // 1. 禁用FIFO进行配置 I2C0-FIFOCTL 0x00; // 2. 分配TX FIFO给主模块设置触发水平例如当TX FIFO空余4字节时触发DMA请求 I2C0-FIFOCTL (0x0 8) | // TXASGNMT: 0分配给主模块 (0x0 0) | // RXASGNMT: 0分配给主模块本例只写可不关心RX (0x4 4); // TXTRIG: 触发水平设为4当TX FIFO数据量4时触发需查手册确认逻辑 // 注意触发逻辑需仔细查阅手册。通常是FIFO中的数据量低于某个水平时请求填充。 // 3. 使能FIFO I2C0-FIFOCTL | 0x8000; // 设置FIFOEN位步骤2: 配置µDMA通道此处为概念性代码具体寄存器操作请参考TM4C129的µDMA章节// 假设使用µDMA通道8用于I2C0 TX // 1. 使能µDMA控制器和相应通道的时钟 SYSCTL-RCGCDMA | 0x01; // 2. 配置通道控制结构体通常在内存中定义DMA控制表 // - 设置源地址内存缓冲区地址 // - 设置目的地址I2C0 FIFO数据寄存器地址 (I2C0-FIFODATA) // - 设置传输数据量要发送的字节数 // - 设置数据宽度8位 // - 设置源地址增量目的地址不增量 // - 设置仲裁大小一次突发传输量 // - 设置传输模式基本模式或Ping-Pong模式 // 3. 将通道控制结构体地址写入DMA通道控制表指针寄存器 // 4. 配置通道映射选择寄存器将I2C0 TX请求映射到该DMA通道 // 5. 使能该DMA通道步骤3: 启动带BURST的I2C传输// 1. 设置从机地址写 I2C0-MSA (0x50 1) | 0x00; // 2. 设置突发传输长度例如发送32字节 I2C0-MBLEN 32; // 包括地址字节不通常MBLEN指数据字节数。地址是单独发送的。 // 对于EEPROM页写入可能需要先发送2字节地址然后才是数据。这需要分两次操作或使用特殊命令。 // 更常见的BURST用法是访问FIFO设备或不需要地址前缀的传感器。 // 3. 启动带BURST的传输 // 命令: START1, RUN1, BURST1, ACK?, STOP0 (最后发STOP) I2C0-MCS 0x13; // 0b10011 - START | RUN | BURST (假设ACK0) // 此时I2C模块会发送START、地址然后等待TX FIFO中有数据。 // µDMA会根据FIFO的触发水平自动将内存中的数据搬运到I2C0-FIFODATA。 // I2C硬件会自动处理所有字节的发送、ACK检查并在发送完MBLEN指定的字节数后根据MCS中的STOP位决定是否发送STOP。 // 4. 等待传输完成通过轮询BUSY位或DMA完成中断 while(I2C0-MCS 0x01); // 等待BUSY位清除 // 5. 发送STOP条件如果之前MCS中没设STOP if(!(I2C0-MCS 0x04)) { // 检查STOP是否已发送 I2C0-MCS 0x04; }5. 调试技巧与常见问题排查5.1 基础信号检查示波器/逻辑分析仪是关键当I2C通信失败时第一步永远是用示波器或逻辑分析仪观察SDA和SCL线上的实际波形。检查以下要点上拉电阻波形上升沿是否陡峭过缓的上升沿RC常数过大会导致时序违规。通常3.3V系统使用4.7kΩ上拉但总线电容大线长、设备多时需减小阻值。起始/停止条件是否有清晰的STARTSDA下降沿时SCL高和STOPSDA上升沿时SCL高信号地址与数据解码出的地址和数据是否符合预期从机是否在每个字节后给出了ACK第9个时钟周期SDA为低时钟拉伸SCL是否被从设备长时间拉低这可能是从设备忙或故障的标志。5.2 典型错误状态与寄存器诊断TM4C129LNCZAD的I2C主状态寄存器I2CMCS提供了丰富的错误信息ERROR (位1)此位置1表示发生了错误。需要结合其他位判断具体错误类型。ARBLOST (位6)仲裁丢失。检查总线上是否有其他主设备。DATACK/NACK (位5)数据未被应答。检查从机地址是否正确、从机是否上电或忙、总线电平是否正常。ADDRACK/NACK (位4)地址未被应答。最常见的原因是从机地址错误、从机不存在或总线连接问题。CLKTO (位2)时钟低超时。SCL被从机拉低超过设定时间。检查从机状态或减小CLTO阈值。排查流程通信失败后首先读取I2CMCS寄存器。如果ERROR位为1检查ARBLOST、DATACK、ADDRACK。如果CLKTO位为1说明从机“卡住”了总线需要检查从机硬件或软件并考虑在主机端实现超时恢复机制。在任何错误发生后一个良好的习惯是向I2CMCS寄存器写入0x04仅STOP位来发送一个STOP条件将总线强制恢复到空闲状态然后再重新初始化通信序列。5.3 软件层面的常见陷阱时序问在轮询BUSY位时没有适当延时或超时机制导致程序死等。务必在轮询循环中加入超时计数器。uint32_t timeout 100000; // 超时计数 while((I2C0-MCS 0x01) (timeout-- 0)); // 等待BUSY清除或超时 if(timeout 0) { // 超时处理复位I2C模块 I2C0-MCR | 0x02; // 假设有复位位具体看寄存器 I2C0-MCR ~0x02; return false; }中断与DMA竞争如果同时使能了FIFO中断和µDMA需要清晰管理数据流。确保DMA传输完成中断或FIFO阈值中断得到及时响应避免数据上溢或下溢。重复START使用不当从写模式切换到读模式时必须使用重复START而不是先STOP再START。后者会导致从设备内部指针复位。SCL引脚配置错误如前所述切勿将SCL引脚配置为开漏输出。使用GPIOPinTypeI2CSCL()或GPIOPinTypeI2C()库函数可以避免此问题。5.4 总线负载与电容问题I2C总线规范对总线的最大电容通常为400pF有要求。当连接设备较多、走线较长时总线电容会增加导致信号边沿变缓可能无法满足上升时间要求通信速率上不去甚至失败。对策1减小上拉电阻值如从4.7kΩ降到2.2kΩ或1kΩ以提供更强的上拉电流加快上升沿。但注意这会增加静态功耗。对策2降低通信速率。从400kbps降到100kbps能显著提高时序裕量。对策3使用I2C缓冲器或集线器芯片将长总线或高电容负载分段隔离。通过结合协议原理的深刻理解、对TM4C129LNCZAD硬件特性的熟练掌握以及系统性的调试方法I2C总线可以成为你嵌入式项目中稳定可靠的通信基石。从简单的传感器读取到复杂的多主设备网络这套两线协议都能应对自如。
![[C++]内存管理：串顺序存储的内存回收](http://pic.xiahunao.cn/yaotu/[C++]内存管理：串顺序存储的内存回收)
