【FPGA专栏】proc_sys_reset IP介绍

目录功能核心时钟锁定保护（dcm_locked）上电自动复位生成功能侧 AXI 系统 的分级复位控制器；自动完成异步输入同步、毛刺滤波、时钟锁定检测、多组复位时序有序释放，是 Vivado Block Design 里 AXI 系统标准复位方案核心异步复位输入 → 同步释放毛刺过滤（最小脉冲宽度检测）多源复位相与ext_reset_in + aux_reset_in + mb_debug_sys_rst 任意一路有效都会触发系统复位。时钟锁定保护（dcm_locked）分级顺序释放复位（最重要特性） 多组复位输出按固定先后顺序依次撤销复位：mb_reset → bus_struct_reset → interconnect_aresetn → peripheral_aresetn 保证 处理器 → AXI 互联 → AXI 外设 依次启动，避免 AXI 总线通信出现未知状态。