Chiplets仿真相关概念列表

Content一、系统与单元宏观层级二、封装载体与基板中间层三、连接与互连结构物理接口四、仿真与电气专有概念一、系统与单元宏观层级PCB印刷电路板定义由绝缘基板FR4树脂玻纤和铜箔布线构成的宏观板子。位置电子系统最底层所有模组的最终底座。用处机械支撑各元器件并通过铜线实现宏观电气互连。热膨胀系数CTE≈14~17与硅差异巨大散热极差常作绝热边界。SiP系统级封装定义将多个不同功能的裸片逻辑、存储、MEMS、无源元件集成在同一个封装体内的成品技术。结构多个Chiplet并排/堆叠于同一Substrate上通过键合或倒装互连外部塑封为标准BGA外观。用处实现异质集成缩短互连距离减小PCB占用面积。本质区别Chiplet是“零件”SiP是“成品模组”。Chiplet芯粒定义单一功能的未封装晶粒硅裸片。特征可拆分大型SoC各芯粒可采用不同制程工艺。位置封装内部通过Bump倒扣于Interposer或Substrate上。用处提升良率、降低成本、复用IP。先进封装中的核心“功能建筑”。二、封装载体与基板中间层Interposer中介层定义位于Chiplet与Substrate之间的薄硅片或玻璃片。结构内部含TSV表面含RDL。用处高密度异质集成细间距I/O互连将信号通过RDL局部互连后经TSV垂直下传作为应力缓冲层缓解硅CTE≈2.6与有机基板CTE≈15的热失配。Substrate封装基板定义封装体内的有机多层电路板BT树脂或ABF膜。位置Interposer下方PCB上方封装外壳内部。结构多层树脂绝缘层铜箔布线线宽约10~40μm。用处承上启下将Interposer引出的细间距信号扇出为较宽间距BGA阵列间距提供机械支撑与部分散热。三、连接与互连结构物理接口TSV硅通孔定义垂直贯穿硅衬底或中介层的微小导电孔。结构内至外为导电层铜→种子层→阻挡层→绝缘层。位置2.5D位于Interposer中3D贯穿芯片本身。用处实现芯片/基板间垂直互连如HBM堆叠缩短信号路径、降低功耗延迟。Via通孔/ TXV晶圆衬底通孔定义狭义芯片内部芯片后端金属层之间的垂直连接孔“楼梯”连接相邻金属层线路。定义广义晶圆级垂直贯穿整个晶圆衬底的孔称为TXVThrough X Via按材料分TSV硅或TGV玻璃。Bump凸点定义生长在芯片焊盘上的微型金属凸起。类型焊料凸点Sn-Ag-Cu、铜柱凸点、金凸点。位置芯片Pad上Interposer/基板之间的接口。用处三重功能——电气互连、机械支撑、导热散热。核心是“以点代线”。BGA球栅阵列定义封装体底部呈阵列排布的球形焊料合金球Sn-Ag-Cu。位置Substrate底部封装与PCB之间。用处封装模组与PCB之间唯一的外部电气与机械界面承担信号/电源传输与抗剪切应力力学仿真重点关注断裂。RDL重布线层定义在芯片或Interposer表面制造的额外金属布线层聚酰亚胺绝缘铜线。位置Chiplet裸片表面Pad处或Interposer上下表面与TSV连通。特征线宽线距极细2~10μm。用处将原始极密排布的焊盘重新排列为较大间距的面阵列布局实现不同厂商芯片间的物理信号互联改变引脚布局。四、仿真与电气专有概念Segment仿真语境中宏观指金属布线互连线本身。微观仿真长物理金属线被按节点切割成的最小电气计算单元一小段铜线。用于提取独立的电阻R、电容C、电感L以精确计算电流拥挤、IR压降与焦耳热。VDD / GND 与上层芯片的位置关系物理路径自下而上PCB → Substrate → Interposer含专用电源TSV阵列→ Micro-bump → 上层芯片Pad。布局规律VDD与GND成对紧挨、交错排列VDD-GND-VDD-GND线宽极粗TSV数量巨大以承载大电流。进入上层芯片后连接至芯片最顶层厚金属供电环/网格再向下分配给晶体管。仿真提示此路径为供电网络PDN核心电流密度最大、焦耳热I²R最严重、热应力最大是热-电-力耦合仿真的重点监控区域。