1. 项目概述与μDMA核心价值在嵌入式系统开发中尤其是面对高速ADC采样、图像传感器数据流、或者大容量UART通信这类场景时一个绕不开的瓶颈就是CPU被数据搬运这种“体力活”拖累。想象一下CPU就像一个公司的CEO本应专注于核心的战略决策算法执行、任务调度却不得不花大量时间亲自去收发室搬运快递数据字节这无疑是巨大的资源浪费。直接内存访问DMA技术就是为了解决这个问题而生的它相当于为CEO雇佣了一位专职的快递主管DMA控制器CEO只需要下达指令配置源地址、目标地址、数据量后续的所有打包、搬运、交接工作都由这位主管自动完成CEO得以解放。TI Tiva™系列微控制器集成的微直接内存访问μDMA模块将这一理念发挥到了极致。它不仅仅是传统意义上的DMA更是一个高度可配置、支持多种高级传输模式的数据搬运引擎。其“微”体现在极低的功耗和精细化的控制粒度上。与许多其他MCU的DMA不同Tiva的μDMA将每个通道的控制结构包括源/目的地址、传输模式、数据量等存放在系统内存中而非固定的控制器寄存器里。这种设计带来了极大的灵活性你可以动态创建、修改传输任务链表Scatter-Gather或者轻松实现双缓冲Ping-Pong传输而无需反复操作硬件寄存器。对于需要处理连续数据流的开发者而言理解并熟练配置μDMA是提升系统性能的关键一步。它直接决定了你的系统能否在数据洪流中游刃有余还是被淹没在中断服务的海洋里。本文将深入Tiva μDMA的寄存器森林手把手带你从Ping-Pong模式的双缓冲实现到每个通道的精细控制厘清那些数据手册中略显晦涩的配置位并结合实际配置场景分享我在调试过程中积累的实战经验和避坑指南。无论你是正在为高速数据采集卡焦头烂额还是想优化现有通信协议的效率这里的细节都可能成为你破局的关键。2. μDMA架构与核心概念解析在直接动手配置寄存器之前我们必须先建立起对μDMA整体架构和工作原理的清晰认知。这就像在组装一台精密仪器前需要先看懂它的设计图纸和传动原理。Tiva的μDMA控制器是一个高度模块化且以通道为中心的设计其核心思想是将“传输任务”抽象化、结构化。2.1 通道与控制结构任务描述的载体μDMA的核心资源是一组独立的通道Channel。每个通道可以关联到一个特定的外围设备如UART0的RX、ADC0的序列发生器等也可以用于内存到内存的传输。通道是传输任务的执行者。而描述一个传输任务的所有参数都被封装在一个称为“通道控制结构”Channel Control Structure的数据块中。这个控制结构包含三个关键寄存器DMASRCENDP源地址结束指针。它指向本次传输的最后一个源数据地址包含该地址。这里有个关键点如果源地址不递增例如从某个固定的外设数据寄存器读数那么这个指针就直接指向该寄存器地址本身。DMADSTENDP目的地址结束指针。与源指针类似指向传输的最后一个目的地址。同样对于不递增的目的地址如向固定的外设数据寄存器写数也指向该寄存器。DMACHCTL通道控制字。这是整个结构的“大脑”包含了传输模式、数据大小、地址增量、仲裁大小等所有控制信息。为什么是指向“结束”的指针这是μDMA一个巧妙的设计。控制器内部会从这个结束地址开始根据数据大小和地址增量方向“倒推”出整个传输块。这种设计简化了硬件的地址生成逻辑。对于开发者而言你只需要计算并设置好传输块的末尾地址即可。2.2 双控制结构与Ping-Pong模式每个μDMA通道都拥有两套独立的控制结构主控制结构Primary和备用控制结构Alternate。它们位于系统内存中一块称为“通道控制表”的区域内。通常主结构位于基址偏移0x000,0x010,0x020...的位置每个通道间隔0x10字节而备用结构则统一位于基址0x200之后的对应偏移处。这两套结构是Ping-Pong乒乓模式得以实现的基础。在Ping-Pong模式下μDMA控制器会交替使用这两套结构。例如当使用主结构对应缓冲区A的传输完成后控制器会自动切换到备用结构对应缓冲区B继续传输同时产生一个中断通知CPU“缓冲区A满了快来处理”。此时CPU可以安全地处理缓冲区A的数据而μDMA则继续向缓冲区B填充新数据。如此往复就像打乒乓球一样在两个缓冲区之间来回切换实现了数据生产DMA传输和消费CPU处理的无缝衔接彻底避免了数据覆盖和CPU等待。2.3 请求与仲裁传输的发起与节奏控制传输如何开始有两种方式外设请求当外设如UART收到数据、ADC转换完成准备好数据时会向它关联的μDMA通道发出一个请求信号。软件请求通过写DMASWREQ寄存器的对应位可以手动触发一次传输。一旦请求被响应传输就开始了。但传输不是一口气完成的而是以“仲裁大小”Arbitration Size定义的块为单位进行的。仲裁大小ARBSIZE字段决定了DMA控制器在连续传输多少项数据后会主动“让出”总线控制权重新参与系统总线仲裁。这就像一辆公交车不是一站直达终点而是每开几站仲裁大小就进总站看看有没有更高优先级的车辆如CPU紧急访问需要使用道路总线。设置合适的仲裁大小至关重要设置过小如1每传输一个数据项就仲裁一次总线开销巨大传输效率低下。设置过大如1024DMA长时间占用总线可能导致CPU或其他总线主设备如另一个DMA被“饿死”影响系统实时性。合理设置通常设置为外设FIFO深度的一半或相等。例如一个UART的RX FIFO深度为8那么仲裁大小设为8是合理的。这样当FIFO半满或全满时触发DMA请求DMA一次传输就能搬空或填满FIFO效率最高。2.4 传输模式适应不同场景的工作流DMACHCTL寄存器中的XFERMODE字段定义了通道的工作模式这是μDMA灵活性的集中体现停止Stop, 0x0通道未配置或传输完成。基本Basic, 0x1每次外设请求或软件请求触发一次仲裁大小的传输。这是最直接的模式。自动请求Auto-Request, 0x2仅需一次初始请求DMA就会自动完成XFERSIZE指定的全部数据项的传输期间不再需要外设请求。适用于内存到内存的批量拷贝。乒乓Ping-Pong, 0x3如前所述在两个控制结构缓冲区间交替传输每个缓冲区传输完成产生中断。存储器散聚Memory Scatter-Gather, 0x4/0x5主结构指向一个任务描述符链表DMA自动按链表顺序执行多个不连续的传输任务。这是实现复杂数据搬运如视频帧的多个区域拷贝的利器。外设散聚Peripheral Scatter-Gather, 0x6/0x7与存储器散聚类似但每个子任务的传输由外设请求触发适用于需要根据外设状态改变传输参数的高级场景。理解这些核心概念后我们再看寄存器配置就不再是记枯燥的位字段而是明白每一个设置背后的设计意图和物理含义。接下来我们将进入实战环节从寄存器映射开始逐一拆解。3. 关键寄存器详解与配置实战Tiva μDMA的寄存器分为两大类一类是位于外设地址空间基址0x400F.F000的控制寄存器用于全局和通道的开关、模式设置另一类是位于系统内存中的通道控制结构用于定义具体的传输任务。我们先从内存中的控制结构讲起因为它是传输任务的“蓝图”。3.1 通道控制结构寄存器定义传输任务如前所述每个通道控制结构包含三个寄存器。我们需要在内存中为每个要使用的通道分配空间通常是全局数组或静态变量并正确初始化这些“寄存器”。1. DMASRCENDP / DMADSTENDP (偏移 0x000, 0x004)这两个寄存器都是32位指针。配置时你需要填入的是传输块的最后一个地址。// 假设我们要从ADC0的FIFO地址0x40038000传输100个32位字到数组adc_buffer volatile uint32_t *pADCFIFO (volatile uint32_t *)0x40038000; uint32_t adc_buffer[100]; // 计算结束指针 // 源地址不递增固定为FIFO地址所以直接指向FIFO地址本身 control_struct-DMASRCENDP (uint32_t)pADCFIFO; // 目的地址递增每次4字节结束地址 起始地址 (数据项数-1)*增量 // 起始地址是 adc_buffer[0]100个项最后一项索引是99 control_struct-DMADSTENDP (uint32_t)adc_buffer[0] (100 - 1) * sizeof(uint32_t);注意地址必须对齐到数据大小的边界。例如传输32位数据地址必须是4字节对齐的。非对齐访问在某些架构上会导致硬件错误。2. DMACHCTL (偏移 0x008)控制字重中之重这是一个位字段丰富的寄存器需要仔细配置。DSTINC / SRCINC (位 31:30, 27:26)目的和源地址增量。0x0字节增量0x1半字增量0x2字增量0x3不增量。关键规则增量值必须大于或等于数据大小。例如传输32位数据DSTSIZE0x2地址增量至少要是0x2字增量。DSTSIZE / SRCSIZE (位 29:28, 25:24)目的和源数据大小。0x0字节0x1半字0x2字。必须设置为相同的值。你不能用DMA把8位数据直接搬到32位变量里需要先做数据打包或解包。ARBSIZE (位 17:14)仲裁大小。如前所述根据外设FIFO和系统负载情况设置。例如对于8字节深的UART FIFO可以设置为0x38次传输。这个值代表2的幂次0x3表示2^38。XFERSIZE (位 13:4)传输大小项数减1。这是10位字段最大1023代表一次传输最多1024个数据项。注意这是“项”数不是字节数。如果数据大小是32位这里填99就表示传输100个32位字。XFERMODE (位 2:0)传输模式。对于Ping-Pong主和备用结构都应设置为0x3。一个典型的Ping-Pong模式控制字配置示例从UART接收数据到两个4KB缓冲区// 配置主控制结构对应缓冲区A primary_ctl-DMACHCTL (0x2 30) | // DSTINC: 字增量 (0x2) (0x2 28) | // DSTSIZE: 字大小 (0x2) (0x3 26) | // SRCINC: 不增量源是固定的UART数据寄存器 (0x3) (0x2 24) | // SRCSIZE: 字大小 (0x2)必须与DSTSIZE相同 (0x3 14) | // ARBSIZE: 8次传输后仲裁 (0x3) ((1024-1) 4) | // XFERSIZE: 传输1024项即1024个字 (0x3 0); // XFERMODE: Ping-Pong模式 (0x3) // 备用控制结构对应缓冲区B配置类似仅DMADSTENDP指向不同的缓冲区3.2 μDMA模块控制寄存器全局与通道管理这些寄存器位于固定的外设地址用于开关、请求和模式控制。1. DMAENASET / DMAENACLR (偏移 0x028, 0x02C)通道使能这是启动传输的最后一步。向DMAENASET寄存器的对应位写1使能特定通道。传输完成后该位会自动清零。你也可以通过DMAENACLR手动禁用通道。// 使能通道8 HWREG(UDMA_BASE UDMA_O_ENASET) (1 8);实操心得务必在配置好所有控制结构、源/目的地址并确保外设已正确初始化例如UART已使能接收后再使能DMA通道。顺序错误可能导致无法预料的传输或总线错误。2. DMAUSEBURSTSET / DMAUSEBURSTCLR (偏移 0x018, 0x01C)突发请求模式这个寄存器决定了通道响应何种类型的请求。如果外设支持突发请求Burst Request并且你希望DMA只在数据量达到仲裁大小时才搬运以提高效率则设置对应位。SET[n]0通道响应单次请求和突发请求。SET[n]1通道仅响应突发请求。在之前的外设FIFO深度为8的例子中如果设置ARBSIZE8且SET[8]1那么只有当外设FIFO中有8个数据触发突发请求时DMA才会一次性搬运8个数据。如果外设只产生单次请求例如FIFO中只有1个数据DMA会等待直到累积够8个数据产生突发请求或者软件清除此位。这可以确保传输总是以高效的块方式进行避免频繁的小数据量传输。3. DMAREQMASKSET / DMAREQMASKCLR (偏移 0x020, 0x024)请求掩码这个寄存器用于屏蔽或允许外设的DMA请求。当某个通道的请求被屏蔽SET[n]1时对应的外设将无法触发DMA传输但该通道仍可通过软件请求DMASWREQ启动传输。这在你想临时接管某个外设的数据处理或者进行内存到内存的测试时非常有用。4. DMACTLBASE (偏移 0x008)控制表基址指针这是必须首先配置的全局寄存器之一。它指向你在系统内存中分配的“通道控制表”的基地址。这个地址必须1024字节对齐即低10位为0。通常我们会定义一个大的对齐数组// 为控制表分配对齐的内存。32个通道每个通道主备用结构每个结构12字节。 // 总共需要 32 * 2 * 12 768 字节但为了对齐到1024我们直接分配1024字节。 __attribute__((aligned(1024))) static uint8_t g_ui8ControlTable[1024];然后在初始化时设置基址HWREG(UDMA_BASE UDMA_O_CTLBASE) (uint32_t)g_ui8ControlTable;DMAALTBASE寄存器是只读的它会自动计算出备用控制结构的基址主基址0x200方便你定位备用结构。5. DMACFG (偏移 0x004)主使能最后不要忘记打开μDMA控制器的总开关向DMACFG寄存器的MASTEN位写1使能整个μDMA模块。在访问任何μDMA寄存器之前确保其模块时钟已使能并且使能后等待至少3个系统时钟周期。4. Ping-Pong模式全流程配置与中断处理理解了单个通道的配置后Ping-Pong模式的实现就水到渠成了。它的核心思想是利用两套控制结构和两个缓冲区让DMA填充一个缓冲区的同时CPU处理另一个缓冲区实现零等待的连续数据流处理。下面我们以UART1接收数据为例展示一个完整的配置流程。4.1 硬件与内存准备假设我们使用UART1的RX通道假设映射到μDMA通道8目标是实现一个永不丢失数据的串口数据接收器。分配缓冲区定义两个足够大的缓冲区例如各1KB。#define BUFFER_SIZE 1024 uint8_t g_pingBuffer[BUFFER_SIZE]; uint8_t g_pongBuffer[BUFFER_SIZE]; volatile bool g_pingBufferReady false; // 标志位指示缓冲区就绪 volatile bool g_pongBufferReady false;分配并初始化控制表如前所述分配一个1024字节对齐的数组作为控制表。然后计算主结构和备用结在表中的具体位置。// 假设控制表基址为 g_ui8ControlTable // 通道8的主控制结构偏移通道索引 * 0x10 8 * 0x10 0x80 tDMAControlTable *primaryCtl (tDMAControlTable *)(g_ui8ControlTable 0x80); // 通道8的备用控制结构偏移0x200 通道索引 * 0x10 0x200 0x80 0x280 tDMAControlTable *alternateCtl (tDMAControlTable *)(g_ui8ControlTable 0x280);tDMAControlTable是一个自定义的结构体对应12字节的控制结构3个32位寄存器。4.2 控制结构详细配置接下来分别配置主和备用控制结构。关键在于让它们指向不同的缓冲区但共享相同的外设源地址UART数据寄存器。配置主控制结构使用Ping缓冲区// 源地址UART1数据寄存器假设地址为UART1_DR_R不递增 primaryCtl-DMASRCENDP UART1_DR_R; // 目的地址Ping缓冲区的最后一个字节地址 primaryCtl-DMADSTENDP (uint32_t)g_pingBuffer[BUFFER_SIZE - 1]; // 控制字 primaryCtl-DMACHCTL (0x0 30) | // DSTINC: 字节增量 (0x0) (0x0 28) | // DSTSIZE: 字节大小 (0x0) (0x3 26) | // SRCINC: 不增量 (0x3) (0x0 24) | // SRCSIZE: 字节大小 (0x0) (0x3 14) | // ARBSIZE: 8次传输 (0x3)假设UART FIFO深度为8 ((BUFFER_SIZE - 1) 4) | // XFERSIZE: 传输BUFFER_SIZE个字节 (0x3 0); // XFERMODE: Ping-Pong模式 (0x3)配置备用控制结构使用Pong缓冲区// 源地址相同 alternateCtl-DMASRCENDP UART1_DR_R; // 目的地址Pong缓冲区的最后一个字节地址 alternateCtl-DMADSTENDP (uint32_t)g_pongBuffer[BUFFER_SIZE - 1]; // 控制字与主结构几乎相同目的地址不同会自动区分 alternateCtl-DMACHCTL primaryCtl-DMACHCTL; // 复制相同的控制字4.3 外设与μDMA全局配置配置UART1使能UART1配置波特率、数据格式并关键一步使能UART1的DMA接收请求。这通常是通过设置UART的DMA控制寄存器如UARTDMACTL的RXDMAE接收DMA使能位完成的。配置μDMA通道映射通过DMACHMAP1寄存器因为通道8属于这个寄存器组将UART1 RX映射到通道8。例如设置CH8SEL字段为UART1对应的编码值查数据手册。设置控制表基址配置DMACTLBASE寄存器。配置通道请求类型根据需求设置DMAUSEBURSTSET。如果希望UART FIFO半满4字节或全满8字节时触发DMA并希望DMA总是以8字节块传输则设置SET[8]1。使能μDMA控制器设置DMACFG寄存器的MASTEN位为1。使能μDMA通道最后设置DMAENASET寄存器的第8位为1启动通道。4.4 中断服务程序ISR的编写Ping-Pong模式的精髓在于中断处理。当任何一个缓冲区传输完成时μDMA控制器会将该通道控制字中的XFERMODE字段自动改为0x0停止并触发关联外设这里是UART1的原始中断状态标志。因此我们需要为UART1配置一个中断服务程序。在UART1的ISR中我们需要做以下几件事判断中断源检查是接收中断、发送中断还是DMA完成中断等。对于DMA完成通常有特定的状态位。确定哪个缓冲区已满读取通道控制结构中的XFERMODE字段。读取主控制结构偏移0x088即0x800x08的DMACHCTL如果其XFERMODE字段为0说明Ping缓冲区主结构传输完成。读取备用控制结构偏移0x288即0x2800x08的DMACHCTL如果其XFERMODE字段为0说明Pong缓冲区备用结构传输完成。处理数据将对应缓冲区的g_pingBufferReady或g_pongBufferReady标志置位或者直接将缓冲区数据拷贝到应用层进行解析。注意在DMA再次使用这个缓冲区之前必须完成数据处理。重新武装Re-arm缓冲区这是最关键的一步。必须重新编程已完成缓冲区的控制结构以准备下一次传输。重置目的地址结束指针DMADSTENDP如果缓冲区是循环使用的可能需要重新指向起始位置。最重要的是将DMACHCTL中的XFERMODE字段重新设置为0x3Ping-Pong模式并确保XFERSIZE等参数正确。如果不重新设置为Ping-Pong模式该控制结构在下一次被使用时将处于停止状态导致乒乓循环中断。清除中断标志清除UART和/或DMA的中断标志位。一个简化的ISR处理逻辑如下void UART1_IRQHandler(void) { uint32_t status UARTIntStatus(UART1_BASE, true); // 获取中断状态 UARTIntClear(UART1_BASE, status); // 清除中断标志 // 检查是否是DMA完成中断具体标志位需查手册假设为UART_INT_DMARX if(status UART_INT_DMARX) { // 检查主控制结构 if((primaryCtl-DMACHCTL 0x7) 0x0) // XFERMODE字段为0 { g_pingBufferReady true; // 通知主循环处理Ping缓冲区 // 重新武装主结构重置目的指针重新设置为Ping-Pong模式 primaryCtl-DMADSTENDP (uint32_t)g_pingBuffer[BUFFER_SIZE - 1]; primaryCtl-DMACHCTL | 0x3; // 仅设置XFERMODE位为0x3注意不要覆盖其他位 // 更安全的做法是重新赋值整个控制字 } // 检查备用控制结构 if((alternateCtl-DMACHCTL 0x7) 0x0) // XFERMODE字段为0 { g_pongBufferReady true; // 通知主循环处理Pong缓冲区 // 重新武装备用结构 alternateCtl-DMADSTENDP (uint32_t)g_pongBuffer[BUFFER_SIZE - 1]; alternateCtl-DMACHCTL | 0x3; } } // ... 处理其他UART中断 }关键陷阱在ISR中重新设置XFERMODE时务必确保你写入的是整个DMACHCTL寄存器的正确值。简单地| 0x3可能不够因为如果其他位如ARBSIZE,XFERSIZE在传输过程中被硬件修改了实际上硬件不会修改这些配置位但安全起见直接或操作可能导致意外值。最佳实践是在初始化时保存一份控制字的模板在ISR中直接重新赋值。5. 高级配置通道重映射与优先级管理Tiva μDMA的灵活性还体现在通道的灵活分配和优先级管理上这对于复杂多外设系统至关重要。5.1 通道重映射DMACHMAPn默认情况下每个外设的DMA请求被固定映射到特定的μDMA通道例如UART0 RX在通道4TX在通道5。但通过DMACHMAP0-DMACHMAP3这四个寄存器你可以改变这种映射。每个寄存器管理8个通道每个通道用4个位一个字段来选择请求源。例如数据手册中UART1 RX默认可能在通道8。DMACHMAP1寄存器控制通道8到15的映射。CH8SEL字段位3:0决定了通道8响应哪个外设的请求。如果你想将UART1 RX移到通道22假设你需要在DMACHMAP2寄存器管理通道16-23中设置CH22SEL字段为UART1 RX的编码。注意如果UART1 RX同时在通道8和通道22使能那么优先级更高的通道通常是编号更小的通道8会生效。你必须先通过DMAPRIOCLR降低通道8的优先级或者禁用通道8的映射通道22的映射才能起作用。这个功能在你想优化通道分配让高带宽外设使用更高优先级通道时非常有用。5.2 通道优先级DMAPRIOSET / DMAPRIOCLRμDMA控制器支持通道优先级。当多个通道同时发出请求时优先级高的通道先被服务。默认情况下通道号越小优先级越高通道0最高。你可以通过DMAPRIOSET和DMAPRIOCLR寄存器来提升或降低某个通道的优先级。向DMAPRIOSET的某位写1会将该通道设置为高优先级。向DMAPRIOCLR的某位写1会将该通道恢复为默认低优先级。重要规则优先级只在通道组内比较。所有设置为高优先级的通道其优先级高于所有低优先级的通道。在高优先级组内仍然是编号小的通道优先低优先级组内亦然。这意味着如果你把通道8设为高优先级那么即使通道0是默认高优先级只要通道0没有被手动设为高优先级它默认是低优先级组那么通道8的请求也会优先于通道0被响应。这需要仔细规划。5.3 软件请求DMASWREQ的应用DMASWREQ寄存器允许你通过软件手动触发一次DMA传输即使对应的外设没有产生请求。这在以下场景非常有用内存到内存传输没有外设参与纯粹的数据块搬运。外设测试模拟外设请求测试DMA通道配置是否正确。触发单次传输在某种条件下由软件主动启动一次DMA操作。使用时只需向DMASWREQ寄存器的对应通道位写1即可。该位会在请求被接受后自动清零。注意要使软件请求生效该通道必须已被使能DMAENASET并且其外设请求最好被屏蔽DMAREQMASKSET以避免软件请求和外设硬件请求产生冲突。6. 调试技巧与常见问题排查配置μDMA时问题可能悄无声息地出现数据没传输、传输了一半、或者传输到了错误地址。掌握以下调试方法和常见问题排查思路能帮你快速定位问题。6.1 调试检查清单时钟与使能μDMA模块的时钟是否使能通过系统控制模块的RCGCUDMA寄存器使能时钟后是否等待了至少3个系统时钟周期再访问μDMA寄存器DMACFG.MASTEN位是否设置为1目标外设如UART、ADC的时钟和DMA请求是否使能内存与对齐通道控制表的内存是否已分配其地址是否1024字节对齐DMACTLBASE寄存器写入的值是否正确低10位为0源地址和目的地址是否符合数据大小的对齐要求字节传输任意对齐半字需2字节对齐字需4字节对齐缓冲区是否在DMA可访问的内存区域例如如果使用了MPU内存保护单元是否配置了正确的访问权限控制结构配置DMASRCENDP和DMADSTENDP计算是否正确特别是当SRCINC或DSTINC为0x3不增量时是否直接指向了外设数据寄存器DMACHCTL中的SRCSIZE和DSTSIZE是否设置相同ARBSIZE设置是否合理是否与外设FIFO深度匹配XFERSIZE设置的是“项数-1”你计算对吗对于Ping-Pong模式主和备用结构的XFERMODE是否都初始化为0x3在ISR中处理完缓冲区后是否将其重新设置为0x3通道与请求配置通道是否通过DMAENASET使能通道映射DMACHMAPn是否正确外设是否连接到了你预期的通道DMAUSEBURSTSET的设置是否符合预期如果你希望响应单次请求该位应为0。外设的中断和DMA请求是否已正确使能例如UART的UARTDMACTL寄存器6.2 常见问题与解决方案问题1DMA完全不动没有数据传输。排查检查DMASTAT寄存器的MASTEN位和STATE字段。MASTEN应为1STATE在空闲时应为0。检查DMAENASET对应通道位是否为1。检查外设是否真的产生了请求。可以用示波器或逻辑分析仪查看外设的DMA请求信号线或者先使用查询或中断模式确认外设工作正常。检查控制表基址DMACTLBASE是否已正确写入。一个常见的错误是写入了一个未初始化的指针值。问题2数据只传输了一次就停止了Ping-Pong模式不循环。排查这是Ping-Pong模式最常见的问题中断服务程序中是否检查并重新武装了两个控制结构是否将已完成缓冲区的控制字XFERMODE重新设置为0x3中断是否被正确触发和清除检查外设的中断使能位和状态位。在ISR中重新设置DMACHCTL时是否不小心改动了XFERSIZE或ARBSIZE等其他关键字段建议在ISR中直接赋值完整的初始化值。问题3数据传输到了错误的地址或者覆盖了其他内存。排查仔细检查DMASRCENDP和DMADSTENDP的计算公式。记住它们指向的是最后一个地址。检查地址增量SRCINC和DSTINC的设置。如果目的地址是数组增量应设置为数据大小对应的值字节为0半字为1字为2。如果设置成不增量3所有数据都会写到同一个地址检查XFERSIZE确保它没有超出缓冲区的实际大小。问题4传输速度慢达不到预期带宽。排查检查ARBSIZE是否设置过小。频繁的总线仲裁会极大降低效率。根据外设FIFO深度适当调大。检查总线时钟频率。μDMA工作在系统总线时钟下如果系统时钟配置过低DMA速度自然上不去。是否存在总线竞争是否有其他高优先级的主设备如另一个DMA控制器、CPU密集访问长时间占用总线可以尝试调整通道优先级。如果使用DMAUSEBURSTSET强制突发模式但外设只产生单次请求DMA会一直等待造成“卡住”的假象。确认外设是否支持并正确配置了突发请求。问题5使用软件请求DMASWREQ时传输不启动。排查通道使能了吗DMAENASET该通道的外设请求是否被屏蔽了DMAREQMASKSET对应位应为1。如果外设请求未被屏蔽软件请求可能被忽略或产生冲突。控制结构是否已正确配置并且XFERMODE不是停止模式0x06.3 利用状态寄存器辅助调试DMASTAT寄存器中的STATE字段位7:4实时反映了μDMA控制状态机的状态。通过读取这个字段你可以知道DMA控制器当前在做什么空闲0x0、读控制数据0x1、读源指针0x2等等。这在调试复杂问题时非常有用可以判断DMA是否卡在了某个状态。DMAWAITSTAT寄存器可以告诉你哪些通道正在“等待请求”。如果一个通道的位被置1说明该通道已配置为仅响应突发请求DMAUSEBURSTSET对应位为1但当前外设只发出了单次请求因此DMA在等待足够的请求以构成一个突发。这直接印证了前面提到的“强制突发模式可能等待”的问题。调试μDMA是一个需要耐心和细致的过程。从最基本的时钟、使能位查起逐步验证配置的每一步并善用芯片提供的状态信息大多数问题都能被定位和解决。当你的Ping-Pong缓冲区开始稳定地交替接收数据CPU占用率却大幅下降时那种成就感就是对深入理解这些寄存器细节的最佳回报。
1. 项目概述与μDMA核心价值在嵌入式系统开发中尤其是面对高速ADC采样、图像传感器数据流、或者大容量UART通信这类场景时一个绕不开的瓶颈就是CPU被数据搬运这种“体力活”拖累。想象一下CPU就像一个公司的CEO本应专注于核心的战略决策算法执行、任务调度却不得不花大量时间亲自去收发室搬运快递数据字节这无疑是巨大的资源浪费。直接内存访问DMA技术就是为了解决这个问题而生的它相当于为CEO雇佣了一位专职的快递主管DMA控制器CEO只需要下达指令配置源地址、目标地址、数据量后续的所有打包、搬运、交接工作都由这位主管自动完成CEO得以解放。TI Tiva™系列微控制器集成的微直接内存访问μDMA模块将这一理念发挥到了极致。它不仅仅是传统意义上的DMA更是一个高度可配置、支持多种高级传输模式的数据搬运引擎。其“微”体现在极低的功耗和精细化的控制粒度上。与许多其他MCU的DMA不同Tiva的μDMA将每个通道的控制结构包括源/目的地址、传输模式、数据量等存放在系统内存中而非固定的控制器寄存器里。这种设计带来了极大的灵活性你可以动态创建、修改传输任务链表Scatter-Gather或者轻松实现双缓冲Ping-Pong传输而无需反复操作硬件寄存器。对于需要处理连续数据流的开发者而言理解并熟练配置μDMA是提升系统性能的关键一步。它直接决定了你的系统能否在数据洪流中游刃有余还是被淹没在中断服务的海洋里。本文将深入Tiva μDMA的寄存器森林手把手带你从Ping-Pong模式的双缓冲实现到每个通道的精细控制厘清那些数据手册中略显晦涩的配置位并结合实际配置场景分享我在调试过程中积累的实战经验和避坑指南。无论你是正在为高速数据采集卡焦头烂额还是想优化现有通信协议的效率这里的细节都可能成为你破局的关键。2. μDMA架构与核心概念解析在直接动手配置寄存器之前我们必须先建立起对μDMA整体架构和工作原理的清晰认知。这就像在组装一台精密仪器前需要先看懂它的设计图纸和传动原理。Tiva的μDMA控制器是一个高度模块化且以通道为中心的设计其核心思想是将“传输任务”抽象化、结构化。2.1 通道与控制结构任务描述的载体μDMA的核心资源是一组独立的通道Channel。每个通道可以关联到一个特定的外围设备如UART0的RX、ADC0的序列发生器等也可以用于内存到内存的传输。通道是传输任务的执行者。而描述一个传输任务的所有参数都被封装在一个称为“通道控制结构”Channel Control Structure的数据块中。这个控制结构包含三个关键寄存器DMASRCENDP源地址结束指针。它指向本次传输的最后一个源数据地址包含该地址。这里有个关键点如果源地址不递增例如从某个固定的外设数据寄存器读数那么这个指针就直接指向该寄存器地址本身。DMADSTENDP目的地址结束指针。与源指针类似指向传输的最后一个目的地址。同样对于不递增的目的地址如向固定的外设数据寄存器写数也指向该寄存器。DMACHCTL通道控制字。这是整个结构的“大脑”包含了传输模式、数据大小、地址增量、仲裁大小等所有控制信息。为什么是指向“结束”的指针这是μDMA一个巧妙的设计。控制器内部会从这个结束地址开始根据数据大小和地址增量方向“倒推”出整个传输块。这种设计简化了硬件的地址生成逻辑。对于开发者而言你只需要计算并设置好传输块的末尾地址即可。2.2 双控制结构与Ping-Pong模式每个μDMA通道都拥有两套独立的控制结构主控制结构Primary和备用控制结构Alternate。它们位于系统内存中一块称为“通道控制表”的区域内。通常主结构位于基址偏移0x000,0x010,0x020...的位置每个通道间隔0x10字节而备用结构则统一位于基址0x200之后的对应偏移处。这两套结构是Ping-Pong乒乓模式得以实现的基础。在Ping-Pong模式下μDMA控制器会交替使用这两套结构。例如当使用主结构对应缓冲区A的传输完成后控制器会自动切换到备用结构对应缓冲区B继续传输同时产生一个中断通知CPU“缓冲区A满了快来处理”。此时CPU可以安全地处理缓冲区A的数据而μDMA则继续向缓冲区B填充新数据。如此往复就像打乒乓球一样在两个缓冲区之间来回切换实现了数据生产DMA传输和消费CPU处理的无缝衔接彻底避免了数据覆盖和CPU等待。2.3 请求与仲裁传输的发起与节奏控制传输如何开始有两种方式外设请求当外设如UART收到数据、ADC转换完成准备好数据时会向它关联的μDMA通道发出一个请求信号。软件请求通过写DMASWREQ寄存器的对应位可以手动触发一次传输。一旦请求被响应传输就开始了。但传输不是一口气完成的而是以“仲裁大小”Arbitration Size定义的块为单位进行的。仲裁大小ARBSIZE字段决定了DMA控制器在连续传输多少项数据后会主动“让出”总线控制权重新参与系统总线仲裁。这就像一辆公交车不是一站直达终点而是每开几站仲裁大小就进总站看看有没有更高优先级的车辆如CPU紧急访问需要使用道路总线。设置合适的仲裁大小至关重要设置过小如1每传输一个数据项就仲裁一次总线开销巨大传输效率低下。设置过大如1024DMA长时间占用总线可能导致CPU或其他总线主设备如另一个DMA被“饿死”影响系统实时性。合理设置通常设置为外设FIFO深度的一半或相等。例如一个UART的RX FIFO深度为8那么仲裁大小设为8是合理的。这样当FIFO半满或全满时触发DMA请求DMA一次传输就能搬空或填满FIFO效率最高。2.4 传输模式适应不同场景的工作流DMACHCTL寄存器中的XFERMODE字段定义了通道的工作模式这是μDMA灵活性的集中体现停止Stop, 0x0通道未配置或传输完成。基本Basic, 0x1每次外设请求或软件请求触发一次仲裁大小的传输。这是最直接的模式。自动请求Auto-Request, 0x2仅需一次初始请求DMA就会自动完成XFERSIZE指定的全部数据项的传输期间不再需要外设请求。适用于内存到内存的批量拷贝。乒乓Ping-Pong, 0x3如前所述在两个控制结构缓冲区间交替传输每个缓冲区传输完成产生中断。存储器散聚Memory Scatter-Gather, 0x4/0x5主结构指向一个任务描述符链表DMA自动按链表顺序执行多个不连续的传输任务。这是实现复杂数据搬运如视频帧的多个区域拷贝的利器。外设散聚Peripheral Scatter-Gather, 0x6/0x7与存储器散聚类似但每个子任务的传输由外设请求触发适用于需要根据外设状态改变传输参数的高级场景。理解这些核心概念后我们再看寄存器配置就不再是记枯燥的位字段而是明白每一个设置背后的设计意图和物理含义。接下来我们将进入实战环节从寄存器映射开始逐一拆解。3. 关键寄存器详解与配置实战Tiva μDMA的寄存器分为两大类一类是位于外设地址空间基址0x400F.F000的控制寄存器用于全局和通道的开关、模式设置另一类是位于系统内存中的通道控制结构用于定义具体的传输任务。我们先从内存中的控制结构讲起因为它是传输任务的“蓝图”。3.1 通道控制结构寄存器定义传输任务如前所述每个通道控制结构包含三个寄存器。我们需要在内存中为每个要使用的通道分配空间通常是全局数组或静态变量并正确初始化这些“寄存器”。1. DMASRCENDP / DMADSTENDP (偏移 0x000, 0x004)这两个寄存器都是32位指针。配置时你需要填入的是传输块的最后一个地址。// 假设我们要从ADC0的FIFO地址0x40038000传输100个32位字到数组adc_buffer volatile uint32_t *pADCFIFO (volatile uint32_t *)0x40038000; uint32_t adc_buffer[100]; // 计算结束指针 // 源地址不递增固定为FIFO地址所以直接指向FIFO地址本身 control_struct-DMASRCENDP (uint32_t)pADCFIFO; // 目的地址递增每次4字节结束地址 起始地址 (数据项数-1)*增量 // 起始地址是 adc_buffer[0]100个项最后一项索引是99 control_struct-DMADSTENDP (uint32_t)adc_buffer[0] (100 - 1) * sizeof(uint32_t);注意地址必须对齐到数据大小的边界。例如传输32位数据地址必须是4字节对齐的。非对齐访问在某些架构上会导致硬件错误。2. DMACHCTL (偏移 0x008)控制字重中之重这是一个位字段丰富的寄存器需要仔细配置。DSTINC / SRCINC (位 31:30, 27:26)目的和源地址增量。0x0字节增量0x1半字增量0x2字增量0x3不增量。关键规则增量值必须大于或等于数据大小。例如传输32位数据DSTSIZE0x2地址增量至少要是0x2字增量。DSTSIZE / SRCSIZE (位 29:28, 25:24)目的和源数据大小。0x0字节0x1半字0x2字。必须设置为相同的值。你不能用DMA把8位数据直接搬到32位变量里需要先做数据打包或解包。ARBSIZE (位 17:14)仲裁大小。如前所述根据外设FIFO和系统负载情况设置。例如对于8字节深的UART FIFO可以设置为0x38次传输。这个值代表2的幂次0x3表示2^38。XFERSIZE (位 13:4)传输大小项数减1。这是10位字段最大1023代表一次传输最多1024个数据项。注意这是“项”数不是字节数。如果数据大小是32位这里填99就表示传输100个32位字。XFERMODE (位 2:0)传输模式。对于Ping-Pong主和备用结构都应设置为0x3。一个典型的Ping-Pong模式控制字配置示例从UART接收数据到两个4KB缓冲区// 配置主控制结构对应缓冲区A primary_ctl-DMACHCTL (0x2 30) | // DSTINC: 字增量 (0x2) (0x2 28) | // DSTSIZE: 字大小 (0x2) (0x3 26) | // SRCINC: 不增量源是固定的UART数据寄存器 (0x3) (0x2 24) | // SRCSIZE: 字大小 (0x2)必须与DSTSIZE相同 (0x3 14) | // ARBSIZE: 8次传输后仲裁 (0x3) ((1024-1) 4) | // XFERSIZE: 传输1024项即1024个字 (0x3 0); // XFERMODE: Ping-Pong模式 (0x3) // 备用控制结构对应缓冲区B配置类似仅DMADSTENDP指向不同的缓冲区3.2 μDMA模块控制寄存器全局与通道管理这些寄存器位于固定的外设地址用于开关、请求和模式控制。1. DMAENASET / DMAENACLR (偏移 0x028, 0x02C)通道使能这是启动传输的最后一步。向DMAENASET寄存器的对应位写1使能特定通道。传输完成后该位会自动清零。你也可以通过DMAENACLR手动禁用通道。// 使能通道8 HWREG(UDMA_BASE UDMA_O_ENASET) (1 8);实操心得务必在配置好所有控制结构、源/目的地址并确保外设已正确初始化例如UART已使能接收后再使能DMA通道。顺序错误可能导致无法预料的传输或总线错误。2. DMAUSEBURSTSET / DMAUSEBURSTCLR (偏移 0x018, 0x01C)突发请求模式这个寄存器决定了通道响应何种类型的请求。如果外设支持突发请求Burst Request并且你希望DMA只在数据量达到仲裁大小时才搬运以提高效率则设置对应位。SET[n]0通道响应单次请求和突发请求。SET[n]1通道仅响应突发请求。在之前的外设FIFO深度为8的例子中如果设置ARBSIZE8且SET[8]1那么只有当外设FIFO中有8个数据触发突发请求时DMA才会一次性搬运8个数据。如果外设只产生单次请求例如FIFO中只有1个数据DMA会等待直到累积够8个数据产生突发请求或者软件清除此位。这可以确保传输总是以高效的块方式进行避免频繁的小数据量传输。3. DMAREQMASKSET / DMAREQMASKCLR (偏移 0x020, 0x024)请求掩码这个寄存器用于屏蔽或允许外设的DMA请求。当某个通道的请求被屏蔽SET[n]1时对应的外设将无法触发DMA传输但该通道仍可通过软件请求DMASWREQ启动传输。这在你想临时接管某个外设的数据处理或者进行内存到内存的测试时非常有用。4. DMACTLBASE (偏移 0x008)控制表基址指针这是必须首先配置的全局寄存器之一。它指向你在系统内存中分配的“通道控制表”的基地址。这个地址必须1024字节对齐即低10位为0。通常我们会定义一个大的对齐数组// 为控制表分配对齐的内存。32个通道每个通道主备用结构每个结构12字节。 // 总共需要 32 * 2 * 12 768 字节但为了对齐到1024我们直接分配1024字节。 __attribute__((aligned(1024))) static uint8_t g_ui8ControlTable[1024];然后在初始化时设置基址HWREG(UDMA_BASE UDMA_O_CTLBASE) (uint32_t)g_ui8ControlTable;DMAALTBASE寄存器是只读的它会自动计算出备用控制结构的基址主基址0x200方便你定位备用结构。5. DMACFG (偏移 0x004)主使能最后不要忘记打开μDMA控制器的总开关向DMACFG寄存器的MASTEN位写1使能整个μDMA模块。在访问任何μDMA寄存器之前确保其模块时钟已使能并且使能后等待至少3个系统时钟周期。4. Ping-Pong模式全流程配置与中断处理理解了单个通道的配置后Ping-Pong模式的实现就水到渠成了。它的核心思想是利用两套控制结构和两个缓冲区让DMA填充一个缓冲区的同时CPU处理另一个缓冲区实现零等待的连续数据流处理。下面我们以UART1接收数据为例展示一个完整的配置流程。4.1 硬件与内存准备假设我们使用UART1的RX通道假设映射到μDMA通道8目标是实现一个永不丢失数据的串口数据接收器。分配缓冲区定义两个足够大的缓冲区例如各1KB。#define BUFFER_SIZE 1024 uint8_t g_pingBuffer[BUFFER_SIZE]; uint8_t g_pongBuffer[BUFFER_SIZE]; volatile bool g_pingBufferReady false; // 标志位指示缓冲区就绪 volatile bool g_pongBufferReady false;分配并初始化控制表如前所述分配一个1024字节对齐的数组作为控制表。然后计算主结构和备用结在表中的具体位置。// 假设控制表基址为 g_ui8ControlTable // 通道8的主控制结构偏移通道索引 * 0x10 8 * 0x10 0x80 tDMAControlTable *primaryCtl (tDMAControlTable *)(g_ui8ControlTable 0x80); // 通道8的备用控制结构偏移0x200 通道索引 * 0x10 0x200 0x80 0x280 tDMAControlTable *alternateCtl (tDMAControlTable *)(g_ui8ControlTable 0x280);tDMAControlTable是一个自定义的结构体对应12字节的控制结构3个32位寄存器。4.2 控制结构详细配置接下来分别配置主和备用控制结构。关键在于让它们指向不同的缓冲区但共享相同的外设源地址UART数据寄存器。配置主控制结构使用Ping缓冲区// 源地址UART1数据寄存器假设地址为UART1_DR_R不递增 primaryCtl-DMASRCENDP UART1_DR_R; // 目的地址Ping缓冲区的最后一个字节地址 primaryCtl-DMADSTENDP (uint32_t)g_pingBuffer[BUFFER_SIZE - 1]; // 控制字 primaryCtl-DMACHCTL (0x0 30) | // DSTINC: 字节增量 (0x0) (0x0 28) | // DSTSIZE: 字节大小 (0x0) (0x3 26) | // SRCINC: 不增量 (0x3) (0x0 24) | // SRCSIZE: 字节大小 (0x0) (0x3 14) | // ARBSIZE: 8次传输 (0x3)假设UART FIFO深度为8 ((BUFFER_SIZE - 1) 4) | // XFERSIZE: 传输BUFFER_SIZE个字节 (0x3 0); // XFERMODE: Ping-Pong模式 (0x3)配置备用控制结构使用Pong缓冲区// 源地址相同 alternateCtl-DMASRCENDP UART1_DR_R; // 目的地址Pong缓冲区的最后一个字节地址 alternateCtl-DMADSTENDP (uint32_t)g_pongBuffer[BUFFER_SIZE - 1]; // 控制字与主结构几乎相同目的地址不同会自动区分 alternateCtl-DMACHCTL primaryCtl-DMACHCTL; // 复制相同的控制字4.3 外设与μDMA全局配置配置UART1使能UART1配置波特率、数据格式并关键一步使能UART1的DMA接收请求。这通常是通过设置UART的DMA控制寄存器如UARTDMACTL的RXDMAE接收DMA使能位完成的。配置μDMA通道映射通过DMACHMAP1寄存器因为通道8属于这个寄存器组将UART1 RX映射到通道8。例如设置CH8SEL字段为UART1对应的编码值查数据手册。设置控制表基址配置DMACTLBASE寄存器。配置通道请求类型根据需求设置DMAUSEBURSTSET。如果希望UART FIFO半满4字节或全满8字节时触发DMA并希望DMA总是以8字节块传输则设置SET[8]1。使能μDMA控制器设置DMACFG寄存器的MASTEN位为1。使能μDMA通道最后设置DMAENASET寄存器的第8位为1启动通道。4.4 中断服务程序ISR的编写Ping-Pong模式的精髓在于中断处理。当任何一个缓冲区传输完成时μDMA控制器会将该通道控制字中的XFERMODE字段自动改为0x0停止并触发关联外设这里是UART1的原始中断状态标志。因此我们需要为UART1配置一个中断服务程序。在UART1的ISR中我们需要做以下几件事判断中断源检查是接收中断、发送中断还是DMA完成中断等。对于DMA完成通常有特定的状态位。确定哪个缓冲区已满读取通道控制结构中的XFERMODE字段。读取主控制结构偏移0x088即0x800x08的DMACHCTL如果其XFERMODE字段为0说明Ping缓冲区主结构传输完成。读取备用控制结构偏移0x288即0x2800x08的DMACHCTL如果其XFERMODE字段为0说明Pong缓冲区备用结构传输完成。处理数据将对应缓冲区的g_pingBufferReady或g_pongBufferReady标志置位或者直接将缓冲区数据拷贝到应用层进行解析。注意在DMA再次使用这个缓冲区之前必须完成数据处理。重新武装Re-arm缓冲区这是最关键的一步。必须重新编程已完成缓冲区的控制结构以准备下一次传输。重置目的地址结束指针DMADSTENDP如果缓冲区是循环使用的可能需要重新指向起始位置。最重要的是将DMACHCTL中的XFERMODE字段重新设置为0x3Ping-Pong模式并确保XFERSIZE等参数正确。如果不重新设置为Ping-Pong模式该控制结构在下一次被使用时将处于停止状态导致乒乓循环中断。清除中断标志清除UART和/或DMA的中断标志位。一个简化的ISR处理逻辑如下void UART1_IRQHandler(void) { uint32_t status UARTIntStatus(UART1_BASE, true); // 获取中断状态 UARTIntClear(UART1_BASE, status); // 清除中断标志 // 检查是否是DMA完成中断具体标志位需查手册假设为UART_INT_DMARX if(status UART_INT_DMARX) { // 检查主控制结构 if((primaryCtl-DMACHCTL 0x7) 0x0) // XFERMODE字段为0 { g_pingBufferReady true; // 通知主循环处理Ping缓冲区 // 重新武装主结构重置目的指针重新设置为Ping-Pong模式 primaryCtl-DMADSTENDP (uint32_t)g_pingBuffer[BUFFER_SIZE - 1]; primaryCtl-DMACHCTL | 0x3; // 仅设置XFERMODE位为0x3注意不要覆盖其他位 // 更安全的做法是重新赋值整个控制字 } // 检查备用控制结构 if((alternateCtl-DMACHCTL 0x7) 0x0) // XFERMODE字段为0 { g_pongBufferReady true; // 通知主循环处理Pong缓冲区 // 重新武装备用结构 alternateCtl-DMADSTENDP (uint32_t)g_pongBuffer[BUFFER_SIZE - 1]; alternateCtl-DMACHCTL | 0x3; } } // ... 处理其他UART中断 }关键陷阱在ISR中重新设置XFERMODE时务必确保你写入的是整个DMACHCTL寄存器的正确值。简单地| 0x3可能不够因为如果其他位如ARBSIZE,XFERSIZE在传输过程中被硬件修改了实际上硬件不会修改这些配置位但安全起见直接或操作可能导致意外值。最佳实践是在初始化时保存一份控制字的模板在ISR中直接重新赋值。5. 高级配置通道重映射与优先级管理Tiva μDMA的灵活性还体现在通道的灵活分配和优先级管理上这对于复杂多外设系统至关重要。5.1 通道重映射DMACHMAPn默认情况下每个外设的DMA请求被固定映射到特定的μDMA通道例如UART0 RX在通道4TX在通道5。但通过DMACHMAP0-DMACHMAP3这四个寄存器你可以改变这种映射。每个寄存器管理8个通道每个通道用4个位一个字段来选择请求源。例如数据手册中UART1 RX默认可能在通道8。DMACHMAP1寄存器控制通道8到15的映射。CH8SEL字段位3:0决定了通道8响应哪个外设的请求。如果你想将UART1 RX移到通道22假设你需要在DMACHMAP2寄存器管理通道16-23中设置CH22SEL字段为UART1 RX的编码。注意如果UART1 RX同时在通道8和通道22使能那么优先级更高的通道通常是编号更小的通道8会生效。你必须先通过DMAPRIOCLR降低通道8的优先级或者禁用通道8的映射通道22的映射才能起作用。这个功能在你想优化通道分配让高带宽外设使用更高优先级通道时非常有用。5.2 通道优先级DMAPRIOSET / DMAPRIOCLRμDMA控制器支持通道优先级。当多个通道同时发出请求时优先级高的通道先被服务。默认情况下通道号越小优先级越高通道0最高。你可以通过DMAPRIOSET和DMAPRIOCLR寄存器来提升或降低某个通道的优先级。向DMAPRIOSET的某位写1会将该通道设置为高优先级。向DMAPRIOCLR的某位写1会将该通道恢复为默认低优先级。重要规则优先级只在通道组内比较。所有设置为高优先级的通道其优先级高于所有低优先级的通道。在高优先级组内仍然是编号小的通道优先低优先级组内亦然。这意味着如果你把通道8设为高优先级那么即使通道0是默认高优先级只要通道0没有被手动设为高优先级它默认是低优先级组那么通道8的请求也会优先于通道0被响应。这需要仔细规划。5.3 软件请求DMASWREQ的应用DMASWREQ寄存器允许你通过软件手动触发一次DMA传输即使对应的外设没有产生请求。这在以下场景非常有用内存到内存传输没有外设参与纯粹的数据块搬运。外设测试模拟外设请求测试DMA通道配置是否正确。触发单次传输在某种条件下由软件主动启动一次DMA操作。使用时只需向DMASWREQ寄存器的对应通道位写1即可。该位会在请求被接受后自动清零。注意要使软件请求生效该通道必须已被使能DMAENASET并且其外设请求最好被屏蔽DMAREQMASKSET以避免软件请求和外设硬件请求产生冲突。6. 调试技巧与常见问题排查配置μDMA时问题可能悄无声息地出现数据没传输、传输了一半、或者传输到了错误地址。掌握以下调试方法和常见问题排查思路能帮你快速定位问题。6.1 调试检查清单时钟与使能μDMA模块的时钟是否使能通过系统控制模块的RCGCUDMA寄存器使能时钟后是否等待了至少3个系统时钟周期再访问μDMA寄存器DMACFG.MASTEN位是否设置为1目标外设如UART、ADC的时钟和DMA请求是否使能内存与对齐通道控制表的内存是否已分配其地址是否1024字节对齐DMACTLBASE寄存器写入的值是否正确低10位为0源地址和目的地址是否符合数据大小的对齐要求字节传输任意对齐半字需2字节对齐字需4字节对齐缓冲区是否在DMA可访问的内存区域例如如果使用了MPU内存保护单元是否配置了正确的访问权限控制结构配置DMASRCENDP和DMADSTENDP计算是否正确特别是当SRCINC或DSTINC为0x3不增量时是否直接指向了外设数据寄存器DMACHCTL中的SRCSIZE和DSTSIZE是否设置相同ARBSIZE设置是否合理是否与外设FIFO深度匹配XFERSIZE设置的是“项数-1”你计算对吗对于Ping-Pong模式主和备用结构的XFERMODE是否都初始化为0x3在ISR中处理完缓冲区后是否将其重新设置为0x3通道与请求配置通道是否通过DMAENASET使能通道映射DMACHMAPn是否正确外设是否连接到了你预期的通道DMAUSEBURSTSET的设置是否符合预期如果你希望响应单次请求该位应为0。外设的中断和DMA请求是否已正确使能例如UART的UARTDMACTL寄存器6.2 常见问题与解决方案问题1DMA完全不动没有数据传输。排查检查DMASTAT寄存器的MASTEN位和STATE字段。MASTEN应为1STATE在空闲时应为0。检查DMAENASET对应通道位是否为1。检查外设是否真的产生了请求。可以用示波器或逻辑分析仪查看外设的DMA请求信号线或者先使用查询或中断模式确认外设工作正常。检查控制表基址DMACTLBASE是否已正确写入。一个常见的错误是写入了一个未初始化的指针值。问题2数据只传输了一次就停止了Ping-Pong模式不循环。排查这是Ping-Pong模式最常见的问题中断服务程序中是否检查并重新武装了两个控制结构是否将已完成缓冲区的控制字XFERMODE重新设置为0x3中断是否被正确触发和清除检查外设的中断使能位和状态位。在ISR中重新设置DMACHCTL时是否不小心改动了XFERSIZE或ARBSIZE等其他关键字段建议在ISR中直接赋值完整的初始化值。问题3数据传输到了错误的地址或者覆盖了其他内存。排查仔细检查DMASRCENDP和DMADSTENDP的计算公式。记住它们指向的是最后一个地址。检查地址增量SRCINC和DSTINC的设置。如果目的地址是数组增量应设置为数据大小对应的值字节为0半字为1字为2。如果设置成不增量3所有数据都会写到同一个地址检查XFERSIZE确保它没有超出缓冲区的实际大小。问题4传输速度慢达不到预期带宽。排查检查ARBSIZE是否设置过小。频繁的总线仲裁会极大降低效率。根据外设FIFO深度适当调大。检查总线时钟频率。μDMA工作在系统总线时钟下如果系统时钟配置过低DMA速度自然上不去。是否存在总线竞争是否有其他高优先级的主设备如另一个DMA控制器、CPU密集访问长时间占用总线可以尝试调整通道优先级。如果使用DMAUSEBURSTSET强制突发模式但外设只产生单次请求DMA会一直等待造成“卡住”的假象。确认外设是否支持并正确配置了突发请求。问题5使用软件请求DMASWREQ时传输不启动。排查通道使能了吗DMAENASET该通道的外设请求是否被屏蔽了DMAREQMASKSET对应位应为1。如果外设请求未被屏蔽软件请求可能被忽略或产生冲突。控制结构是否已正确配置并且XFERMODE不是停止模式0x06.3 利用状态寄存器辅助调试DMASTAT寄存器中的STATE字段位7:4实时反映了μDMA控制状态机的状态。通过读取这个字段你可以知道DMA控制器当前在做什么空闲0x0、读控制数据0x1、读源指针0x2等等。这在调试复杂问题时非常有用可以判断DMA是否卡在了某个状态。DMAWAITSTAT寄存器可以告诉你哪些通道正在“等待请求”。如果一个通道的位被置1说明该通道已配置为仅响应突发请求DMAUSEBURSTSET对应位为1但当前外设只发出了单次请求因此DMA在等待足够的请求以构成一个突发。这直接印证了前面提到的“强制突发模式可能等待”的问题。调试μDMA是一个需要耐心和细致的过程。从最基本的时钟、使能位查起逐步验证配置的每一步并善用芯片提供的状态信息大多数问题都能被定位和解决。当你的Ping-Pong缓冲区开始稳定地交替接收数据CPU占用率却大幅下降时那种成就感就是对深入理解这些寄存器细节的最佳回报。
![[C++]内存管理：串顺序存储的内存回收](http://pic.xiahunao.cn/yaotu/[C++]内存管理：串顺序存储的内存回收)
