1. 项目概述与DMA核心价值在嵌入式实时控制系统的开发中尤其是面对TMS320x2806x这类高性能DSP时CPU的算力是极其宝贵的资源。想象一下这样一个场景你的系统需要从ADC模块持续采集1024个点的数据然后搬运到一块内存区域进行滤波处理处理完后再通过ePWM模块输出。如果这个过程全部由CPU通过for循环配合memcpy来完成CPU将被困在简单重复的数据搬运工作中无法及时响应更关键的控制算法计算系统的实时性会大打折扣。这时直接内存访问DMA模块的价值就凸显出来了。它就像你雇了一个专职的“数据搬运工”。你只需要在项目开始前给这个“搬运工”下达一份详细的“工作清单”即配置好一系列寄存器告诉他从哪里搬源地址、搬到哪里去目的地址、一次搬多少突发大小、总共要搬几趟传输计数以及搬完一趟或者全部搬完后要不要通知你中断配置。之后每当ADC转换完成发出一个“货物已备好”的信号中断事件DMA就会自动、无声无息地完成数据搬运完全解放CPU。这个“工作清单”的核心就是DMA的寄存器组。TMS320x2806x的DMA控制器提供了6个独立的通道每个通道都有一套完整的寄存器来控制其行为。理解并熟练配置这些寄存器是从“能用DMA”到“精通DMA、榨干系统性能”的关键一步。本文将以官方手册为基础结合我多年在电机控制、数字电源等实时系统开发中的实战经验为你深入解析这些寄存器的每一个细节不仅告诉你它们是什么更重点解释为什么要这样设计以及在实际项目中如何配置才能避免踩坑。2. DMA寄存器全景与访问保护机制在深入每个寄存器之前我们有必要从全局视角理解DMA的寄存器地图和其最重要的安全特性——EALLOW保护。2.1 寄存器地址空间布局TMS320x2806x的DMA寄存器从内存地址0x1000开始布局结构非常清晰分为全局控制寄存器和通道专用寄存器两大部分。全局控制寄存器地址 0x1000 – 0x101F这些寄存器管理DMA控制器的整体行为影响所有通道。DMACTRL (0x1000): DMA全局控制寄存器包含硬复位和优先级复位控制位。DEBUGCTRL (0x1001): 调试控制寄存器用于设置仿真挂起时的DMA行为。REVISION (0x1002): 版本寄存器用于识别DMA模块的类型和硅版本。PRIORITYCTRL1 (0x1004): 优先级控制寄存器1目前仅用于设置通道1是否为高优先级。PRIORITYSTAT (0x1006): 优先级状态寄存器用于查看当前活跃通道和被高优先级通道中断的通道。通道专用寄存器每个通道从基地址开始每个DMA通道CH1-CH6都拥有完全独立且结构相同的一套寄存器用于配置该通道独有的传输参数。以通道1为例其寄存器基地址为0x1020。控制与模式类MODE,CONTROL定义了通道的工作模式、中断使能、触发源等。传输尺度类BURST_SIZE,TRANSFER_SIZE定义了“一次搬多少”和“总共搬几趟”的宏观尺度。地址指针与步进类SRC_BURST_STEP,DST_BURST_STEP,SRC_TRANSFER_STEP,DST_TRANSFER_STEP定义了地址指针在每次搬运后的移动规则。地址环绕类SRC_WRAP_SIZE,SRC_WRAP_COUNT,SRC_WRAP_STEP目的端同理用于实现复杂的循环缓冲区操作。地址指针寄存器SRC_BEG_ADDR_SHADOW,SRC_ADDR_SHADOW,SRC_BEG_ADDR,SRC_ADDR目的端同理这是数据搬运的“起点”和“当前位置”。通道2至通道6的寄存器组以0x20为间隔依次排列例如通道2的基地址是0x1040通道3是0x1060以此类推。这种规整的布局非常利于通过宏定义或结构体映射进行程序化访问。2.2 EALLOW保护为什么及如何操作在寄存器描述中你会频繁看到“— EALLOW Protected”的标注。这是一个至关重要的安全机制。为什么需要EALLOW保护这些被保护的寄存器通常控制着芯片的核心功能如时钟、PLL、看门狗、DMA配置等。意外地写入这些寄存器可能导致系统崩溃、外设失效等灾难性后果。EALLOWEnable ALL protected register Write机制就像给这些关键寄存器的“写入开关”上了一把锁。默认情况下这把锁是关闭的你对这些寄存器的写操作会被硬件忽略。只有当你执行了EALLOW汇编指令或对应的C语言内联汇编/库函数后这把锁才会暂时打开允许写入。完成配置后应立即执行EDIS指令重新上锁。在实际编程中如何操作TI的C2000芯片支持库DriverLib或位域定义头文件通常已经封装好了相关函数。但理解其底层原理很重要。一个标准的配置流程如下// 假设我们使用TI的位域定义头文件寄存器已被映射为结构体 volatile struct DMA_REGS *DmaRegs (void *)0x1000; // 步骤1解除写保护 EALLOW; // 或使用库函数 EINT; EALLOW; // 步骤2配置受保护的寄存器 DmaRegs-DMACTRL.bit.HARDRESET 1; // 执行硬复位 // ... 配置其他受保护的寄存器如 MODE, BURST_SIZE 等 // 步骤3重新使能写保护 EDIS; // 或使用库函数 EDIS; DINT;重要经验务必确保EALLOW和EDIS成对出现且中间的执行路径尽可能短、简单。避免在EALLOW和EDIS之间调用复杂函数或可能产生中断的服务程序以防在保护解除时发生意外的寄存器写操作。我习惯将针对某一外设的所有受保护寄存器配置集中写在EALLOW/EDIS块内。3. 全局控制寄存器深度解析全局寄存器管理着DMA控制器的“大脑”虽然数量不多但每一个都至关重要。3.1 DMACTRL全局控制与复位DMACTRL寄存器只有两个有效的控制位但威力巨大。位1PRIORITYRESET优先级复位功能向此位写1会复位DMA内部的轮询Round-Robin优先级状态机。服务将从第一个使能的通道重新开始。工作机制深度解读DMA的6个通道在默认情况下通道1未被设为高优先级时采用轮询仲裁。想象一个旋转的餐桌每个通道依次获得服务机会。PRIORITYRESET的作用就是让这个“餐桌”立刻停止旋转并让指针复位到起始位置通常是通道1。手册特别强调写此位时任何正在进行的突发传输会先完成然后再复位状态机。这保证了数据完整性不会因为复位操作而丢失正在传输的数据。一个关键场景当通道1被配置为高优先级时如果它打断了某个低优先级通道的传输PRIORITYSTAT寄存器中的ACTIVESTS_SHADOW会记录被打断的通道。在通道1服务完成后状态机需要知道该回到哪个通道继续。PRIORITYRESET会清除这个状态让轮询从头开始。因此在动态改变通道优先级或使能状态后执行一次优先级复位是一个好习惯。位0HARDRESET硬复位功能向此位写1将复位整个DMA模块并中止任何当前访问其效果类似于给DMA模块上电复位。与通道SOFTRESET的区别每个通道的CONTROL寄存器里都有一个SOFTRESET位。通道软复位只会复位该通道的内部状态运行状态、计数器等但不会影响其他通道。而HARDRESET是全局性的、更彻底的复位。最重要的实操警告手册明确指出写HARDRESET位后需要至少一个周期的延迟它才会生效。这意味着你必须在写操作后立即插入至少一条NOP指令或一个空操作循环然后才能去访问其他DMA寄存器。忽略这个延迟是导致DMA配置后不工作的常见原因之一。正确的操作顺序是EALLOW; DmaRegs-DMACTRL.bit.HARDRESET 1; asm(“ NOP”); // 至少一条NOP指令 // 现在可以安全地配置其他寄存器了 DmaRegs-CH1.MODE.all ...; EDIS;3.2 DEBUGCTRL与REVISION调试与版本识别DEBUGCTRL寄存器主要关注FREE位。当你在仿真器中单步调试或遇到断点时CPU会挂起但DMA可能还在进行数据传输。FREE位决定了此时DMA的行为FREE 0仿真挂起时DMA会完成当前正在进行的读/写访问然后冻结状态。这便于你检查DMA传输过程中的中间状态。FREE 1仿真挂起对DMA无影响DMA继续“自由”运行。这在调试与DMA传输强相关的实时任务如ADC采样时非常有用可以避免因CPU暂停而导致数据流中断。REVISION寄存器包含TYPE和REV字段用于识别DMA模块的硬件版本。在编写可移植代码或排查某些疑似硬件Bug的问题时读取此寄存器进行版本判断是必要的步骤。3.3 优先级控制与状态PRIORITYCTRL1与PRIORITYSTATPRIORITYCTRL1寄存器目前只定义了CH1PRIORITY位。CH1PRIORITY 0通道1与其他通道优先级相同参与轮询。CH1PRIORITY 1通道1拥有最高优先级。这意味着只要通道1有传输请求PERINTFLG1它会立即中断当前正在服务的任何低优先级通道抢占DMA总线进行传输。完成后再恢复被中断的通道。关键约束手册强调只能在所有通道都被禁用RUNSTS0时才能改变通道1的优先级。改变优先级后建议先执行一次PRIORITYRESET再重新使能通道。PRIORITYSTAT寄存器用于监控DMA的仲裁状态。ACTIVESTS[2:0]这3位直接告诉你当前是哪个通道正在活跃地进行传输。000表示没有通道活跃。这个状态位在调试多通道DMA协作时非常直观。ACTIVESTS_SHADOW[2:0]这3位是“影子寄存器”专为通道1高优先级模式设计。当高优先级的通道1打断一个低优先级通道比如通道3时ACTIVESTS会变为001通道1而被中断的通道3的信息则被存入ACTIVESTS_SHADOW011。当通道1传输完毕DMA状态机从ACTIVESTS_SHADOW恢复继续服务通道3。通过读取这两个字段你可以清晰地了解优先级抢占的发生情况。4. 通道核心配置寄存器详解每个DMA通道的寄存器是其“灵魂”所在配置的优劣直接决定了数据传输的效率和正确性。我们按功能分组进行解读。4.1 MODE寄存器定义通道行为模式MODE寄存器定义了通道的“性格”必须在通道停止时RUNSTS0配置。关键位域解析DATASIZE (位14)选择数据总线宽度是16位还是32位。这里有一个极易混淆的点无论此位设置如何DMA内部所有地址指针、步进值、大小寄存器都是以16位字Word为单位进行解释的。设置DATASIZE132位仅意味着每次物理传输会搬移32位数据。因此如果你的源/目的是32位数据数组那么SRC_BURST_STEP这类步进寄存器应该设置为2因为一个32位数据占2个16位字单元BURST_SIZE和TRANSFER_SIZE也需要相应调整。配置错误会导致地址错位数据混乱。CONTINUOUS (位11) 与 ONESHOT (位10)这两个位共同决定了通道的“生命周期”。CONTINUOUS0, ONESHOT0单次触发单次传输模式。一次外设事件触发一次突发传输BURST_SIZE个数据传输完成后通道停止RUNSTS清零。需要再次写RUN1并等待事件才能进行下一次传输。CONTINUOUS0, ONESHOT1单次触发连续传输模式。一次外设事件触发后DMA会连续进行多次突发传输直到TRANSFER_COUNT减到0然后通道停止。期间不需要额外的事件触发。CONTINUOUS1, ONESHOT0循环单次触发模式。一次外设事件触发一次突发传输。当TRANSFER_COUNT减到0后DMA会自动用TRANSFER_SIZE重载TRANSFER_COUNT并复位地址指针到起始位置然后等待下一个事件。通道永不停止除非被HALT。这是ADC连续采样搬运到循环缓冲区的典型配置。CONTINUOUS1, ONESHOT1循环连续传输模式。一次事件触发后DMA会连续进行多次突发传输直到TRANSFER_COUNT为0然后自动重载并继续等待如此循环。注意手册特别指出高优先级模式CH1PRIORITY1和ONESHOT1模式不能在通道1上同时使用。CHINTMODE (位9)决定通道中断是在传输开始时产生还是传输结束时产生。对于“乒乓缓冲区”操作通常设置为传输结束产生中断CHINTMODE1以便CPU在DMA填充完一个缓冲区后安全地处理另一个缓冲区。PERINTSEL[4:0] (位4-0)这是连接DMA通道与外部世界的桥梁。这5位编码选择了触发该DMA通道传输的特定外设中断事件。例如设置为1对应ADCINT1设置为12对应TINT1CPU定时器1中断。你必须查阅芯片数据手册确认你使用的外设中断源是否映射到了DMA以及对应的编码值。配置错误会导致DMA永远等不到触发信号。4.2 CONTROL寄存器运行控制与状态监控CONTROL寄存器是通道的“控制面板”和“状态显示屏”包含控制位和状态标志位。控制位低8位通常为R0/S-0即写0无效写1置位读始终为0RUN(位0):启动键。写1启动通道RUNSTS位随之置1。通道进入等待触发状态。HALT(位1):暂停键。写1会暂停通道但会完成当前读/写访问。RUNSTS被清零。需要再次写RUN1来恢复。SOFTRESET(位2):通道软复位键。写1会复位该通道所有状态机和计数器到默认值但不会影响其他通道。比全局HARDRESET更温和。PERINTFRC(位3):软件强制触发。写1可以模拟一个外设中断事件将PERINTFLG置1。如果PERINTE已使能则会立即启动一次DMA传输。这在调试和初始化时非常有用你可以用软件触发一次传输来测试DMA配置是否正确。PERINTCLR(位4):清除触发标志。写1清除PERINTFLG位。用于初始化或清除意外的触发标志。ERRCLR(位7):清除错误标志。写1清除OVRFLG溢出标志和任何同步错误标志。状态位高8位只读PERINTFLG(位8):外设中断触发标志。当所选外设中断事件发生时此位被硬件置1。DMA开始一次突发传输时此位自动清零。你可以通过查询此位或配合OVRINTE中断来了解触发情况。TRANSFERSTS(位11):传输状态。当一次传输由TRANSFER_SIZE定义包含多次突发开始时置1TRANSFER_COUNT减到0时清零。它标志着一个“大任务”是否在进行中。BURSTSTS(位12):突发状态。当一次突发传输由BURST_SIZE定义开始时置1BURST_COUNT减到0时清零。它标志着一个“小任务”是否在进行中。RUNSTS(位13):运行状态。RUN位的“影子”更准确地反映通道是否已启动并准备好响应触发。OVRFLG(位14):溢出标志。当PERINTFLG已经为1表示上一个事件还未被服务时又来了一个新的外设中断事件此位置1。这表明DMA可能来不及处理高频事件需要考虑增大BURST_SIZE或优化系统。4.3 传输尺度寄存器BURST_SIZE与TRANSFER_SIZE这是理解DMA传输层次的核心。DMA传输是两层结构传输(Transfer)和突发(Burst)。BURST_SIZE(突发大小)定义了一次“突发传输”中连续搬运的数据单元Word数量。有效值1-32。例如设置BURST_SIZE16意味着每次外设事件触发DMA会一口气连续搬运16个数据单元。为什么需要突发减少总线仲裁开销。对于像ADC这样连续产生数据的设备与其让每个数据点产生一次总线请求不如让DMA一次搬走一批数据效率更高。TRANSFER_SIZE(传输大小)定义了一个完整的“传输”包含多少次“突发”。有效值1-65536。例如设置TRANSFER_SIZE1024BURST_SIZE16则完成一次完整的传输需要1024次突发总共搬运1024*1616384个数据单元。TRANSFER_COUNT(传输计数)这是一个递减计数器。初始值由TRANSFER_SIZE装载每完成一次突发传输就减1直到为0表示本次“大任务”完成。你可以读取它来了解传输进度。配置实例分析假设我们需要将ADC结果寄存器假设地址为0x7108的1024个16位采样值搬运到数组AdcBuf[1024]中。方案A无突发BURST_SIZE1,TRANSFER_SIZE1024。ADC每完成一次转换产生一个中断触发DMA搬运1个数据。这会产生1024次DMA总线请求和仲裁效率低CPU中断负担重如果ADC中断也通知CPU的话。方案B使用突发BURST_SIZE32,TRANSFER_SIZE32。ADC每完成32次转换产生一个中断利用ADC的序列器或SOC触发触发DMA一次性搬运32个数据。总共还是1024个数据但DMA总线请求次数降为32次效率大幅提升。这是更优的实践。4.4 地址指针与步进寄存器实现灵活的数据搬运这是DMA最强大的功能之一通过配置源和目的地址指针及其步进值可以实现复杂的内存访问模式。地址指针寄存器组每个通道有两组源/目的地址指针Shadow影子和Active活动。SRC_BEG_ADDR_SHADOW/DST_BEG_ADDR_SHADOW这是你配置的起始地址。当一次传输Transfer开始时这个值会被拷贝到SRC_BEG_ADDR/DST_BEG_ADDR。SRC_BEG_ADDR/DST_BEG_ADDR这是传输过程中的基准地址在Wrap环绕操作时会用到。SRC_ADDR_SHADOW/DST_ADDR_SHADOW这是当前传输的当前地址。在一次突发Burst传输中每搬运一个数据这个地址会根据SRC_BURST_STEP进行更新。SRC_ADDR/DST_ADDR这是当前突发的当前地址是实际进行读/写操作的地址。步进寄存器SRC_BURST_STEP/DST_BURST_STEP突发内步进。在一次突发传输中每搬运完一个数据单元后当前地址指针SRC_ADDR_SHADOW/DST_ADDR_SHADOW的增加或减少值。支持-4096到4095以16位字为单位。例如搬运一个连续的16位数组通常设置为1。SRC_TRANSFER_STEP/DST_TRANSFER_STEP传输间步进。当完成一次突发传输BURST_COUNT减到0开始下一次突发之前当前地址指针的调整值。这常用于实现数据在内存中的“跳跃式”存放。例如目的地址步进为0可以将多次突发传输的数据覆盖到同一个地址实现FIFO步进为BURST_SIZE则可以将数据连续存放。复杂场景示例搬运一个16位二维数组例如3行4列到连续内存。假设源数组在内存中是按行连续存储的src[3][4]。我们想用DMA将其搬运到目的地址dest开始的连续区域。配置BURST_SIZE 4(一次搬一行)配置TRANSFER_SIZE 3(总共搬三行)配置SRC_BURST_STEP 1(突发内地址每次1遍历一行)配置SRC_TRANSFER_STEP 4(传输间地址4跳到下一行的开头)配置DST_BURST_STEP 1(目的地址连续存放)配置DST_TRANSFER_STEP 0(目的地址传输间不需要额外步进因为DST_BURST_STEP1已经保证了连续存放)这样一次触发后DMA会先搬运src[0][0]到src[0][3]到dest[0]到dest[3]然后地址指针SRC_ADDR_SHADOW增加4指向src[1][0]继续搬运第二行以此类推。4.5 地址环绕寄存器实现循环缓冲区环绕Wrap功能是DMA用于实现循环缓冲区/环形缓冲区的利器在流式数据处理中极为常见。环绕寄存器组SRC_WRAP_SIZE/DST_WRAP_SIZE环绕大小。定义在多少次突发传输后地址指针应该“绕回”起始点。例如设置为8则表示每进行8次突发传输后触发一次环绕操作。SRC_WRAP_COUNT/DST_WRAP_COUNT环绕计数。一个递减计数器初始值由WRAP_SIZE装载每完成一次突发传输减1减到0时执行环绕。SRC_WRAP_STEP/DST_WRAP_STEP环绕步进。当环绕计数到0时基准地址指针SRC_BEG_ADDR/DST_BEG_ADDR的调整值。通常你会将它设置为WRAP_SIZE * BURST_SIZE这样当指针绕回时正好指向下一“圈”缓冲区的起始位置。典型应用ADC双缓冲Ping-Pong Buffer假设我们需要用DMA将ADC数据连续搬运到两个大小为BUF_SIZE的缓冲区BufA和BufB中交替填充。设置TRANSFER_SIZE 2 * (BUF_SIZE / BURST_SIZE)。假设BUF_SIZE256,BURST_SIZE16则TRANSFER_SIZE32。设置DST_WRAP_SIZE BUF_SIZE / BURST_SIZE 16。设置DST_WRAP_STEP BUF_SIZE 256(以字为单位)。目的起始地址DST_BEG_ADDR_SHADOW设置为BufA的地址。配置CONTINUOUS 1,ONESHOT 0。工作流程DMA首先向BufA填充16次突发填满BufA此时WRAP_COUNT减到0触发环绕操作。DST_BEG_ADDR增加DST_WRAP_STEP256指向BufB的起始地址。接下来的16次突发数据就会填充到BufB。填充完BufB后再次环绕DST_BEG_ADDR又指回BufA如此循环。CPU可以通过查询TRANSFER_COUNT或利用DMA中断在每次传输完成时来知道当前哪个缓冲区已满从而安全地进行处理。要禁用环绕功能只需将WRAP_SIZE设置为一个大于TRANSFER_SIZE的值即可。5. 实战配置流程与避坑指南理解了所有寄存器后我们来看一个完整的、可操作的DMA通道配置流程。这里以配置DMA通道1将ADC结果序列器1ADCRESULT1的数据自动搬运到数组AdcResultBuf[256]为例。5.1 配置步骤详解全局初始化与复位EALLOW; // 1. 全局硬复位确保DMA处于已知状态 DmaRegs.DMACTRL.bit.HARDRESET 1; asm(“ NOP”); // 必须的延迟 // 2. 可选设置通道1为高优先级根据需求 DmaRegs.PRIORITYCTRL1.bit.CH1PRIORITY 0; // 本例使用默认轮询 // 3. 可选执行优先级复位 DmaRegs.DMACTRL.bit.PRIORITYRESET 1; EDIS;停止目标通道并软复位EALLOW; // 确保通道已停止 if (DmaRegs.CH1.CONTROL.bit.RUNSTS 1) { DmaRegs.CH1.CONTROL.bit.HALT 1; // 请求暂停 while(DmaRegs.CH1.CONTROL.bit.RUNSTS 1); // 等待真正停止 } // 执行通道软复位清空所有状 DmaRegs.CH1.CONTROL.bit.SOFTRESET 1; // 清除可能存在的挂起中断标志和错误标志 DmaRegs.CH1.CONTROL.bit.PERINTCLR 1; DmaRegs.CH1.CONTROL.bit.ERRCLR 1; EDIS;配置通道工作模式 (MODE寄存器)EALLOW; // 假设ADC结果寄存器为16位数据 DmaRegs.CH1.MODE.bit.DATASIZE 0; // 16-bit 传输 DmaRegs.CH1.MODE.bit.CHINTMODE 1; // 传输完成产生中断 DmaRegs.CH1.MODE.bit.CHINTE 1; // 使能通道中断 DmaRegs.CH1.MODE.bit.CONTINUOUS 1; // 连续模式自动重载 DmaRegs.CH1.MODE.bit.ONESHOT 0; // 每次触发只进行一次突发 DmaRegs.CH1.MODE.bit.PERINTE 1; // 使能外设中断触发 // 选择ADC序列器1中断作为触发源需查表确认编码此处假设为1 DmaRegs.CH1.MODE.bit.PERINTSEL 1; // ADCINT1 EDIS;配置传输尺度EALLOW; // 我们希望ADC每完成16次转换触发一次DMA一次搬运16个数据 DmaRegs.CH1.BURST_SIZE.bit.BURSTSIZE 15; // 突发大小 16 (0代表1, 15代表16) // 我们希望总共搬运256个数据即需要 256/16 16 次突发 DmaRegs.CH1.TRANSFER_SIZE.all 16; // 传输大小 16次突发 EDIS;配置地址与步进EALLOW; // 源地址ADC结果寄存器1 (假设地址为0x0B00 1*2 0x0B02) // 注意地址寄存器以16位字为单位所以直接写入地址右移1位后的值。 // 但通常我们使用指针或宏编译器/库函数会处理这个转换。 // 这里为示意假设使用TI的DMA配置库函数或直接赋值已处理过的地址。 DmaRegs.CH1.SRC_BEG_ADDR_SHADOW (Uint32)AdcRegs.ADCRESULT1; // 实际是地址1 DmaRegs.CH1.SRC_ADDR_SHADOW DmaRegs.CH1.SRC_BEG_ADDR_SHADOW; // 目的地址数组AdcResultBuf DmaRegs.CH1.DST_BEG_ADDR_SHADOW (Uint32)AdcResultBuf[0]; // 地址1 DmaRegs.CH1.DST_ADDR_SHADOW DmaRegs.CH1.DST_BEG_ADDR_SHADOW; // 步进配置 // 源地址ADC结果寄存器是固定的所以突发内和传输间步进均为0 DmaRegs.CH1.SRC_BURST_STEP.all 0; DmaRegs.CH1.SRC_TRANSFER_STEP.all 0; // 目的地址我们希望数据连续存放所以突发内步进为1 DmaRegs.CH1.DST_BURST_STEP.all 1; // 传输间步进由于BURST_STEP1已经保证了连续这里设为0即可。 // 但如果BURST_STEP0则需要在这里设置步进为BURST_SIZE来实现连续。 DmaRegs.CH1.DST_TRANSFER_STEP.all 0; EDIS;可选配置环绕功能本例是简单的连续存储不需要环绕。若要配置双缓冲参考第4.5节。清除状态并启动通道// 再次清除标志位确保启动前无残留事件 EALLOW; DmaRegs.CH1.CONTROL.bit.PERINTCLR 1; DmaRegs.CH1.CONTROL.bit.ERRCLR 1; // 启动DMA通道 DmaRegs.CH1.CONTROL.bit.RUN 1; EDIS;配置PIE中断如果使能了DMA中断需要将对应的DMA通道中断如DINTCH1在PIE向量表中使能并注册中断服务函数。5.2 常见问题排查与实战心得DMA配置后不工作首要检查RUNSTS位是否为1如果不是说明通道未成功启动检查RUN位是否写入以及是否在EALLOW保护下操作。检查触发源PERINTFLG是否被置1如果没有说明外设中断事件没有产生或PERINTSEL选择错误。用示波器或IO翻转检查外设中断是否确实产生。也可以尝试软件强制触发PERINTFRC1来测试DMA通路本身是否正常。检查EALLOW所有标有“EALLOW Protected”的寄存器必须在EALLOW/EDIS块内配置。这是一个高频错误点。检查HARDRESET后的延迟是否在HARDRESET1后插入了NOP数据地址错乱检查DATASIZE如果设置为32位模式请务必确认所有步进*_STEP和大小*_SIZE寄存器都按16位字为单位进行了正确换算。例如要连续搬运32位数据数组步进应设为2。检查地址对齐确保源和目的地址符合数据宽度的对齐要求例如32位数据通常需要4字节对齐。理解Shadow和Active指针在调试时观察SRC_ADDR和DST_ADDR活动指针的变化比看Shadow指针更直接。中断不产生或过于频繁检查CHINTE和CHINTMODE确认中断已使能并理解是传输开始还是传输结束产生中断。检查PIE配置DMA中断需要像其他外设中断一样在PIE模块中使能并指定中断函数。CONTINUOUS模式下的中断在CONTINUOUS1模式下每次TRANSFER_COUNT归零并重载时如果CHINTMODE1传输结束中断都会产生一次中断。这意味着中断是周期性产生的频率 外设触发频率 / (TRANSFER_SIZE)。性能优化心得突发大小BURST_SIZE的选择并非越大越好。需要权衡突发传输所占用的总线时间。如果突发太大可能会阻塞其他总线主设备如CPU、其他DMA通道过长时间影响系统实时性。通常需要根据总线上设备的数据流量和优先级来调整。对于C200016或32是比较常用的值。优先级策略对于实时性要求极高的数据流如高速ADC采样可以将其所在的DMA通道设置为高优先级如果支持或者通过合理的轮询顺序来保证其带宽。使用Wrap功能减少中断利用Wrap功能实现大的循环缓冲区可以配置TRANSFER_SIZE很大但通过WRAP_SIZE来实现内部的小缓冲区切换。这样可以在多次突发后才产生一次中断当TRANSFER_COUNT为0时进一步降低CPU中断负载。调试技巧软件强制触发PERINTFRC在初始化完成后手动写PERINTFRC1可以立即触发一次DMA传输。这是验证DMA配置是否正确的最快方法。监控状态寄存器RUNSTS,BURSTSTS,TRANSFERSTS,PERINTFLG,OVRFLG这些状态位是诊断DMA状态的窗口。在调试时可以在关键点读取这些值。使用CCS的Memory Browser和Expressions实时观察目的缓冲区内存内容的变化是验证数据是否被正确搬运的直接证据。配置DMA就像编写一份详细的“物流计划书”。起初可能会觉得寄存器繁多复杂但一旦理解了其层次结构全局-通道-传输-突发-地址指针和每个寄存器在数据流中的角色就能灵活运用它们来构建高效、可靠的数据搬运管道从而让你的CPU专注于核心的控制算法打造出真正高性能的嵌入式实时系统。
1. 项目概述与DMA核心价值在嵌入式实时控制系统的开发中尤其是面对TMS320x2806x这类高性能DSP时CPU的算力是极其宝贵的资源。想象一下这样一个场景你的系统需要从ADC模块持续采集1024个点的数据然后搬运到一块内存区域进行滤波处理处理完后再通过ePWM模块输出。如果这个过程全部由CPU通过for循环配合memcpy来完成CPU将被困在简单重复的数据搬运工作中无法及时响应更关键的控制算法计算系统的实时性会大打折扣。这时直接内存访问DMA模块的价值就凸显出来了。它就像你雇了一个专职的“数据搬运工”。你只需要在项目开始前给这个“搬运工”下达一份详细的“工作清单”即配置好一系列寄存器告诉他从哪里搬源地址、搬到哪里去目的地址、一次搬多少突发大小、总共要搬几趟传输计数以及搬完一趟或者全部搬完后要不要通知你中断配置。之后每当ADC转换完成发出一个“货物已备好”的信号中断事件DMA就会自动、无声无息地完成数据搬运完全解放CPU。这个“工作清单”的核心就是DMA的寄存器组。TMS320x2806x的DMA控制器提供了6个独立的通道每个通道都有一套完整的寄存器来控制其行为。理解并熟练配置这些寄存器是从“能用DMA”到“精通DMA、榨干系统性能”的关键一步。本文将以官方手册为基础结合我多年在电机控制、数字电源等实时系统开发中的实战经验为你深入解析这些寄存器的每一个细节不仅告诉你它们是什么更重点解释为什么要这样设计以及在实际项目中如何配置才能避免踩坑。2. DMA寄存器全景与访问保护机制在深入每个寄存器之前我们有必要从全局视角理解DMA的寄存器地图和其最重要的安全特性——EALLOW保护。2.1 寄存器地址空间布局TMS320x2806x的DMA寄存器从内存地址0x1000开始布局结构非常清晰分为全局控制寄存器和通道专用寄存器两大部分。全局控制寄存器地址 0x1000 – 0x101F这些寄存器管理DMA控制器的整体行为影响所有通道。DMACTRL (0x1000): DMA全局控制寄存器包含硬复位和优先级复位控制位。DEBUGCTRL (0x1001): 调试控制寄存器用于设置仿真挂起时的DMA行为。REVISION (0x1002): 版本寄存器用于识别DMA模块的类型和硅版本。PRIORITYCTRL1 (0x1004): 优先级控制寄存器1目前仅用于设置通道1是否为高优先级。PRIORITYSTAT (0x1006): 优先级状态寄存器用于查看当前活跃通道和被高优先级通道中断的通道。通道专用寄存器每个通道从基地址开始每个DMA通道CH1-CH6都拥有完全独立且结构相同的一套寄存器用于配置该通道独有的传输参数。以通道1为例其寄存器基地址为0x1020。控制与模式类MODE,CONTROL定义了通道的工作模式、中断使能、触发源等。传输尺度类BURST_SIZE,TRANSFER_SIZE定义了“一次搬多少”和“总共搬几趟”的宏观尺度。地址指针与步进类SRC_BURST_STEP,DST_BURST_STEP,SRC_TRANSFER_STEP,DST_TRANSFER_STEP定义了地址指针在每次搬运后的移动规则。地址环绕类SRC_WRAP_SIZE,SRC_WRAP_COUNT,SRC_WRAP_STEP目的端同理用于实现复杂的循环缓冲区操作。地址指针寄存器SRC_BEG_ADDR_SHADOW,SRC_ADDR_SHADOW,SRC_BEG_ADDR,SRC_ADDR目的端同理这是数据搬运的“起点”和“当前位置”。通道2至通道6的寄存器组以0x20为间隔依次排列例如通道2的基地址是0x1040通道3是0x1060以此类推。这种规整的布局非常利于通过宏定义或结构体映射进行程序化访问。2.2 EALLOW保护为什么及如何操作在寄存器描述中你会频繁看到“— EALLOW Protected”的标注。这是一个至关重要的安全机制。为什么需要EALLOW保护这些被保护的寄存器通常控制着芯片的核心功能如时钟、PLL、看门狗、DMA配置等。意外地写入这些寄存器可能导致系统崩溃、外设失效等灾难性后果。EALLOWEnable ALL protected register Write机制就像给这些关键寄存器的“写入开关”上了一把锁。默认情况下这把锁是关闭的你对这些寄存器的写操作会被硬件忽略。只有当你执行了EALLOW汇编指令或对应的C语言内联汇编/库函数后这把锁才会暂时打开允许写入。完成配置后应立即执行EDIS指令重新上锁。在实际编程中如何操作TI的C2000芯片支持库DriverLib或位域定义头文件通常已经封装好了相关函数。但理解其底层原理很重要。一个标准的配置流程如下// 假设我们使用TI的位域定义头文件寄存器已被映射为结构体 volatile struct DMA_REGS *DmaRegs (void *)0x1000; // 步骤1解除写保护 EALLOW; // 或使用库函数 EINT; EALLOW; // 步骤2配置受保护的寄存器 DmaRegs-DMACTRL.bit.HARDRESET 1; // 执行硬复位 // ... 配置其他受保护的寄存器如 MODE, BURST_SIZE 等 // 步骤3重新使能写保护 EDIS; // 或使用库函数 EDIS; DINT;重要经验务必确保EALLOW和EDIS成对出现且中间的执行路径尽可能短、简单。避免在EALLOW和EDIS之间调用复杂函数或可能产生中断的服务程序以防在保护解除时发生意外的寄存器写操作。我习惯将针对某一外设的所有受保护寄存器配置集中写在EALLOW/EDIS块内。3. 全局控制寄存器深度解析全局寄存器管理着DMA控制器的“大脑”虽然数量不多但每一个都至关重要。3.1 DMACTRL全局控制与复位DMACTRL寄存器只有两个有效的控制位但威力巨大。位1PRIORITYRESET优先级复位功能向此位写1会复位DMA内部的轮询Round-Robin优先级状态机。服务将从第一个使能的通道重新开始。工作机制深度解读DMA的6个通道在默认情况下通道1未被设为高优先级时采用轮询仲裁。想象一个旋转的餐桌每个通道依次获得服务机会。PRIORITYRESET的作用就是让这个“餐桌”立刻停止旋转并让指针复位到起始位置通常是通道1。手册特别强调写此位时任何正在进行的突发传输会先完成然后再复位状态机。这保证了数据完整性不会因为复位操作而丢失正在传输的数据。一个关键场景当通道1被配置为高优先级时如果它打断了某个低优先级通道的传输PRIORITYSTAT寄存器中的ACTIVESTS_SHADOW会记录被打断的通道。在通道1服务完成后状态机需要知道该回到哪个通道继续。PRIORITYRESET会清除这个状态让轮询从头开始。因此在动态改变通道优先级或使能状态后执行一次优先级复位是一个好习惯。位0HARDRESET硬复位功能向此位写1将复位整个DMA模块并中止任何当前访问其效果类似于给DMA模块上电复位。与通道SOFTRESET的区别每个通道的CONTROL寄存器里都有一个SOFTRESET位。通道软复位只会复位该通道的内部状态运行状态、计数器等但不会影响其他通道。而HARDRESET是全局性的、更彻底的复位。最重要的实操警告手册明确指出写HARDRESET位后需要至少一个周期的延迟它才会生效。这意味着你必须在写操作后立即插入至少一条NOP指令或一个空操作循环然后才能去访问其他DMA寄存器。忽略这个延迟是导致DMA配置后不工作的常见原因之一。正确的操作顺序是EALLOW; DmaRegs-DMACTRL.bit.HARDRESET 1; asm(“ NOP”); // 至少一条NOP指令 // 现在可以安全地配置其他寄存器了 DmaRegs-CH1.MODE.all ...; EDIS;3.2 DEBUGCTRL与REVISION调试与版本识别DEBUGCTRL寄存器主要关注FREE位。当你在仿真器中单步调试或遇到断点时CPU会挂起但DMA可能还在进行数据传输。FREE位决定了此时DMA的行为FREE 0仿真挂起时DMA会完成当前正在进行的读/写访问然后冻结状态。这便于你检查DMA传输过程中的中间状态。FREE 1仿真挂起对DMA无影响DMA继续“自由”运行。这在调试与DMA传输强相关的实时任务如ADC采样时非常有用可以避免因CPU暂停而导致数据流中断。REVISION寄存器包含TYPE和REV字段用于识别DMA模块的硬件版本。在编写可移植代码或排查某些疑似硬件Bug的问题时读取此寄存器进行版本判断是必要的步骤。3.3 优先级控制与状态PRIORITYCTRL1与PRIORITYSTATPRIORITYCTRL1寄存器目前只定义了CH1PRIORITY位。CH1PRIORITY 0通道1与其他通道优先级相同参与轮询。CH1PRIORITY 1通道1拥有最高优先级。这意味着只要通道1有传输请求PERINTFLG1它会立即中断当前正在服务的任何低优先级通道抢占DMA总线进行传输。完成后再恢复被中断的通道。关键约束手册强调只能在所有通道都被禁用RUNSTS0时才能改变通道1的优先级。改变优先级后建议先执行一次PRIORITYRESET再重新使能通道。PRIORITYSTAT寄存器用于监控DMA的仲裁状态。ACTIVESTS[2:0]这3位直接告诉你当前是哪个通道正在活跃地进行传输。000表示没有通道活跃。这个状态位在调试多通道DMA协作时非常直观。ACTIVESTS_SHADOW[2:0]这3位是“影子寄存器”专为通道1高优先级模式设计。当高优先级的通道1打断一个低优先级通道比如通道3时ACTIVESTS会变为001通道1而被中断的通道3的信息则被存入ACTIVESTS_SHADOW011。当通道1传输完毕DMA状态机从ACTIVESTS_SHADOW恢复继续服务通道3。通过读取这两个字段你可以清晰地了解优先级抢占的发生情况。4. 通道核心配置寄存器详解每个DMA通道的寄存器是其“灵魂”所在配置的优劣直接决定了数据传输的效率和正确性。我们按功能分组进行解读。4.1 MODE寄存器定义通道行为模式MODE寄存器定义了通道的“性格”必须在通道停止时RUNSTS0配置。关键位域解析DATASIZE (位14)选择数据总线宽度是16位还是32位。这里有一个极易混淆的点无论此位设置如何DMA内部所有地址指针、步进值、大小寄存器都是以16位字Word为单位进行解释的。设置DATASIZE132位仅意味着每次物理传输会搬移32位数据。因此如果你的源/目的是32位数据数组那么SRC_BURST_STEP这类步进寄存器应该设置为2因为一个32位数据占2个16位字单元BURST_SIZE和TRANSFER_SIZE也需要相应调整。配置错误会导致地址错位数据混乱。CONTINUOUS (位11) 与 ONESHOT (位10)这两个位共同决定了通道的“生命周期”。CONTINUOUS0, ONESHOT0单次触发单次传输模式。一次外设事件触发一次突发传输BURST_SIZE个数据传输完成后通道停止RUNSTS清零。需要再次写RUN1并等待事件才能进行下一次传输。CONTINUOUS0, ONESHOT1单次触发连续传输模式。一次外设事件触发后DMA会连续进行多次突发传输直到TRANSFER_COUNT减到0然后通道停止。期间不需要额外的事件触发。CONTINUOUS1, ONESHOT0循环单次触发模式。一次外设事件触发一次突发传输。当TRANSFER_COUNT减到0后DMA会自动用TRANSFER_SIZE重载TRANSFER_COUNT并复位地址指针到起始位置然后等待下一个事件。通道永不停止除非被HALT。这是ADC连续采样搬运到循环缓冲区的典型配置。CONTINUOUS1, ONESHOT1循环连续传输模式。一次事件触发后DMA会连续进行多次突发传输直到TRANSFER_COUNT为0然后自动重载并继续等待如此循环。注意手册特别指出高优先级模式CH1PRIORITY1和ONESHOT1模式不能在通道1上同时使用。CHINTMODE (位9)决定通道中断是在传输开始时产生还是传输结束时产生。对于“乒乓缓冲区”操作通常设置为传输结束产生中断CHINTMODE1以便CPU在DMA填充完一个缓冲区后安全地处理另一个缓冲区。PERINTSEL[4:0] (位4-0)这是连接DMA通道与外部世界的桥梁。这5位编码选择了触发该DMA通道传输的特定外设中断事件。例如设置为1对应ADCINT1设置为12对应TINT1CPU定时器1中断。你必须查阅芯片数据手册确认你使用的外设中断源是否映射到了DMA以及对应的编码值。配置错误会导致DMA永远等不到触发信号。4.2 CONTROL寄存器运行控制与状态监控CONTROL寄存器是通道的“控制面板”和“状态显示屏”包含控制位和状态标志位。控制位低8位通常为R0/S-0即写0无效写1置位读始终为0RUN(位0):启动键。写1启动通道RUNSTS位随之置1。通道进入等待触发状态。HALT(位1):暂停键。写1会暂停通道但会完成当前读/写访问。RUNSTS被清零。需要再次写RUN1来恢复。SOFTRESET(位2):通道软复位键。写1会复位该通道所有状态机和计数器到默认值但不会影响其他通道。比全局HARDRESET更温和。PERINTFRC(位3):软件强制触发。写1可以模拟一个外设中断事件将PERINTFLG置1。如果PERINTE已使能则会立即启动一次DMA传输。这在调试和初始化时非常有用你可以用软件触发一次传输来测试DMA配置是否正确。PERINTCLR(位4):清除触发标志。写1清除PERINTFLG位。用于初始化或清除意外的触发标志。ERRCLR(位7):清除错误标志。写1清除OVRFLG溢出标志和任何同步错误标志。状态位高8位只读PERINTFLG(位8):外设中断触发标志。当所选外设中断事件发生时此位被硬件置1。DMA开始一次突发传输时此位自动清零。你可以通过查询此位或配合OVRINTE中断来了解触发情况。TRANSFERSTS(位11):传输状态。当一次传输由TRANSFER_SIZE定义包含多次突发开始时置1TRANSFER_COUNT减到0时清零。它标志着一个“大任务”是否在进行中。BURSTSTS(位12):突发状态。当一次突发传输由BURST_SIZE定义开始时置1BURST_COUNT减到0时清零。它标志着一个“小任务”是否在进行中。RUNSTS(位13):运行状态。RUN位的“影子”更准确地反映通道是否已启动并准备好响应触发。OVRFLG(位14):溢出标志。当PERINTFLG已经为1表示上一个事件还未被服务时又来了一个新的外设中断事件此位置1。这表明DMA可能来不及处理高频事件需要考虑增大BURST_SIZE或优化系统。4.3 传输尺度寄存器BURST_SIZE与TRANSFER_SIZE这是理解DMA传输层次的核心。DMA传输是两层结构传输(Transfer)和突发(Burst)。BURST_SIZE(突发大小)定义了一次“突发传输”中连续搬运的数据单元Word数量。有效值1-32。例如设置BURST_SIZE16意味着每次外设事件触发DMA会一口气连续搬运16个数据单元。为什么需要突发减少总线仲裁开销。对于像ADC这样连续产生数据的设备与其让每个数据点产生一次总线请求不如让DMA一次搬走一批数据效率更高。TRANSFER_SIZE(传输大小)定义了一个完整的“传输”包含多少次“突发”。有效值1-65536。例如设置TRANSFER_SIZE1024BURST_SIZE16则完成一次完整的传输需要1024次突发总共搬运1024*1616384个数据单元。TRANSFER_COUNT(传输计数)这是一个递减计数器。初始值由TRANSFER_SIZE装载每完成一次突发传输就减1直到为0表示本次“大任务”完成。你可以读取它来了解传输进度。配置实例分析假设我们需要将ADC结果寄存器假设地址为0x7108的1024个16位采样值搬运到数组AdcBuf[1024]中。方案A无突发BURST_SIZE1,TRANSFER_SIZE1024。ADC每完成一次转换产生一个中断触发DMA搬运1个数据。这会产生1024次DMA总线请求和仲裁效率低CPU中断负担重如果ADC中断也通知CPU的话。方案B使用突发BURST_SIZE32,TRANSFER_SIZE32。ADC每完成32次转换产生一个中断利用ADC的序列器或SOC触发触发DMA一次性搬运32个数据。总共还是1024个数据但DMA总线请求次数降为32次效率大幅提升。这是更优的实践。4.4 地址指针与步进寄存器实现灵活的数据搬运这是DMA最强大的功能之一通过配置源和目的地址指针及其步进值可以实现复杂的内存访问模式。地址指针寄存器组每个通道有两组源/目的地址指针Shadow影子和Active活动。SRC_BEG_ADDR_SHADOW/DST_BEG_ADDR_SHADOW这是你配置的起始地址。当一次传输Transfer开始时这个值会被拷贝到SRC_BEG_ADDR/DST_BEG_ADDR。SRC_BEG_ADDR/DST_BEG_ADDR这是传输过程中的基准地址在Wrap环绕操作时会用到。SRC_ADDR_SHADOW/DST_ADDR_SHADOW这是当前传输的当前地址。在一次突发Burst传输中每搬运一个数据这个地址会根据SRC_BURST_STEP进行更新。SRC_ADDR/DST_ADDR这是当前突发的当前地址是实际进行读/写操作的地址。步进寄存器SRC_BURST_STEP/DST_BURST_STEP突发内步进。在一次突发传输中每搬运完一个数据单元后当前地址指针SRC_ADDR_SHADOW/DST_ADDR_SHADOW的增加或减少值。支持-4096到4095以16位字为单位。例如搬运一个连续的16位数组通常设置为1。SRC_TRANSFER_STEP/DST_TRANSFER_STEP传输间步进。当完成一次突发传输BURST_COUNT减到0开始下一次突发之前当前地址指针的调整值。这常用于实现数据在内存中的“跳跃式”存放。例如目的地址步进为0可以将多次突发传输的数据覆盖到同一个地址实现FIFO步进为BURST_SIZE则可以将数据连续存放。复杂场景示例搬运一个16位二维数组例如3行4列到连续内存。假设源数组在内存中是按行连续存储的src[3][4]。我们想用DMA将其搬运到目的地址dest开始的连续区域。配置BURST_SIZE 4(一次搬一行)配置TRANSFER_SIZE 3(总共搬三行)配置SRC_BURST_STEP 1(突发内地址每次1遍历一行)配置SRC_TRANSFER_STEP 4(传输间地址4跳到下一行的开头)配置DST_BURST_STEP 1(目的地址连续存放)配置DST_TRANSFER_STEP 0(目的地址传输间不需要额外步进因为DST_BURST_STEP1已经保证了连续存放)这样一次触发后DMA会先搬运src[0][0]到src[0][3]到dest[0]到dest[3]然后地址指针SRC_ADDR_SHADOW增加4指向src[1][0]继续搬运第二行以此类推。4.5 地址环绕寄存器实现循环缓冲区环绕Wrap功能是DMA用于实现循环缓冲区/环形缓冲区的利器在流式数据处理中极为常见。环绕寄存器组SRC_WRAP_SIZE/DST_WRAP_SIZE环绕大小。定义在多少次突发传输后地址指针应该“绕回”起始点。例如设置为8则表示每进行8次突发传输后触发一次环绕操作。SRC_WRAP_COUNT/DST_WRAP_COUNT环绕计数。一个递减计数器初始值由WRAP_SIZE装载每完成一次突发传输减1减到0时执行环绕。SRC_WRAP_STEP/DST_WRAP_STEP环绕步进。当环绕计数到0时基准地址指针SRC_BEG_ADDR/DST_BEG_ADDR的调整值。通常你会将它设置为WRAP_SIZE * BURST_SIZE这样当指针绕回时正好指向下一“圈”缓冲区的起始位置。典型应用ADC双缓冲Ping-Pong Buffer假设我们需要用DMA将ADC数据连续搬运到两个大小为BUF_SIZE的缓冲区BufA和BufB中交替填充。设置TRANSFER_SIZE 2 * (BUF_SIZE / BURST_SIZE)。假设BUF_SIZE256,BURST_SIZE16则TRANSFER_SIZE32。设置DST_WRAP_SIZE BUF_SIZE / BURST_SIZE 16。设置DST_WRAP_STEP BUF_SIZE 256(以字为单位)。目的起始地址DST_BEG_ADDR_SHADOW设置为BufA的地址。配置CONTINUOUS 1,ONESHOT 0。工作流程DMA首先向BufA填充16次突发填满BufA此时WRAP_COUNT减到0触发环绕操作。DST_BEG_ADDR增加DST_WRAP_STEP256指向BufB的起始地址。接下来的16次突发数据就会填充到BufB。填充完BufB后再次环绕DST_BEG_ADDR又指回BufA如此循环。CPU可以通过查询TRANSFER_COUNT或利用DMA中断在每次传输完成时来知道当前哪个缓冲区已满从而安全地进行处理。要禁用环绕功能只需将WRAP_SIZE设置为一个大于TRANSFER_SIZE的值即可。5. 实战配置流程与避坑指南理解了所有寄存器后我们来看一个完整的、可操作的DMA通道配置流程。这里以配置DMA通道1将ADC结果序列器1ADCRESULT1的数据自动搬运到数组AdcResultBuf[256]为例。5.1 配置步骤详解全局初始化与复位EALLOW; // 1. 全局硬复位确保DMA处于已知状态 DmaRegs.DMACTRL.bit.HARDRESET 1; asm(“ NOP”); // 必须的延迟 // 2. 可选设置通道1为高优先级根据需求 DmaRegs.PRIORITYCTRL1.bit.CH1PRIORITY 0; // 本例使用默认轮询 // 3. 可选执行优先级复位 DmaRegs.DMACTRL.bit.PRIORITYRESET 1; EDIS;停止目标通道并软复位EALLOW; // 确保通道已停止 if (DmaRegs.CH1.CONTROL.bit.RUNSTS 1) { DmaRegs.CH1.CONTROL.bit.HALT 1; // 请求暂停 while(DmaRegs.CH1.CONTROL.bit.RUNSTS 1); // 等待真正停止 } // 执行通道软复位清空所有状 DmaRegs.CH1.CONTROL.bit.SOFTRESET 1; // 清除可能存在的挂起中断标志和错误标志 DmaRegs.CH1.CONTROL.bit.PERINTCLR 1; DmaRegs.CH1.CONTROL.bit.ERRCLR 1; EDIS;配置通道工作模式 (MODE寄存器)EALLOW; // 假设ADC结果寄存器为16位数据 DmaRegs.CH1.MODE.bit.DATASIZE 0; // 16-bit 传输 DmaRegs.CH1.MODE.bit.CHINTMODE 1; // 传输完成产生中断 DmaRegs.CH1.MODE.bit.CHINTE 1; // 使能通道中断 DmaRegs.CH1.MODE.bit.CONTINUOUS 1; // 连续模式自动重载 DmaRegs.CH1.MODE.bit.ONESHOT 0; // 每次触发只进行一次突发 DmaRegs.CH1.MODE.bit.PERINTE 1; // 使能外设中断触发 // 选择ADC序列器1中断作为触发源需查表确认编码此处假设为1 DmaRegs.CH1.MODE.bit.PERINTSEL 1; // ADCINT1 EDIS;配置传输尺度EALLOW; // 我们希望ADC每完成16次转换触发一次DMA一次搬运16个数据 DmaRegs.CH1.BURST_SIZE.bit.BURSTSIZE 15; // 突发大小 16 (0代表1, 15代表16) // 我们希望总共搬运256个数据即需要 256/16 16 次突发 DmaRegs.CH1.TRANSFER_SIZE.all 16; // 传输大小 16次突发 EDIS;配置地址与步进EALLOW; // 源地址ADC结果寄存器1 (假设地址为0x0B00 1*2 0x0B02) // 注意地址寄存器以16位字为单位所以直接写入地址右移1位后的值。 // 但通常我们使用指针或宏编译器/库函数会处理这个转换。 // 这里为示意假设使用TI的DMA配置库函数或直接赋值已处理过的地址。 DmaRegs.CH1.SRC_BEG_ADDR_SHADOW (Uint32)AdcRegs.ADCRESULT1; // 实际是地址1 DmaRegs.CH1.SRC_ADDR_SHADOW DmaRegs.CH1.SRC_BEG_ADDR_SHADOW; // 目的地址数组AdcResultBuf DmaRegs.CH1.DST_BEG_ADDR_SHADOW (Uint32)AdcResultBuf[0]; // 地址1 DmaRegs.CH1.DST_ADDR_SHADOW DmaRegs.CH1.DST_BEG_ADDR_SHADOW; // 步进配置 // 源地址ADC结果寄存器是固定的所以突发内和传输间步进均为0 DmaRegs.CH1.SRC_BURST_STEP.all 0; DmaRegs.CH1.SRC_TRANSFER_STEP.all 0; // 目的地址我们希望数据连续存放所以突发内步进为1 DmaRegs.CH1.DST_BURST_STEP.all 1; // 传输间步进由于BURST_STEP1已经保证了连续这里设为0即可。 // 但如果BURST_STEP0则需要在这里设置步进为BURST_SIZE来实现连续。 DmaRegs.CH1.DST_TRANSFER_STEP.all 0; EDIS;可选配置环绕功能本例是简单的连续存储不需要环绕。若要配置双缓冲参考第4.5节。清除状态并启动通道// 再次清除标志位确保启动前无残留事件 EALLOW; DmaRegs.CH1.CONTROL.bit.PERINTCLR 1; DmaRegs.CH1.CONTROL.bit.ERRCLR 1; // 启动DMA通道 DmaRegs.CH1.CONTROL.bit.RUN 1; EDIS;配置PIE中断如果使能了DMA中断需要将对应的DMA通道中断如DINTCH1在PIE向量表中使能并注册中断服务函数。5.2 常见问题排查与实战心得DMA配置后不工作首要检查RUNSTS位是否为1如果不是说明通道未成功启动检查RUN位是否写入以及是否在EALLOW保护下操作。检查触发源PERINTFLG是否被置1如果没有说明外设中断事件没有产生或PERINTSEL选择错误。用示波器或IO翻转检查外设中断是否确实产生。也可以尝试软件强制触发PERINTFRC1来测试DMA通路本身是否正常。检查EALLOW所有标有“EALLOW Protected”的寄存器必须在EALLOW/EDIS块内配置。这是一个高频错误点。检查HARDRESET后的延迟是否在HARDRESET1后插入了NOP数据地址错乱检查DATASIZE如果设置为32位模式请务必确认所有步进*_STEP和大小*_SIZE寄存器都按16位字为单位进行了正确换算。例如要连续搬运32位数据数组步进应设为2。检查地址对齐确保源和目的地址符合数据宽度的对齐要求例如32位数据通常需要4字节对齐。理解Shadow和Active指针在调试时观察SRC_ADDR和DST_ADDR活动指针的变化比看Shadow指针更直接。中断不产生或过于频繁检查CHINTE和CHINTMODE确认中断已使能并理解是传输开始还是传输结束产生中断。检查PIE配置DMA中断需要像其他外设中断一样在PIE模块中使能并指定中断函数。CONTINUOUS模式下的中断在CONTINUOUS1模式下每次TRANSFER_COUNT归零并重载时如果CHINTMODE1传输结束中断都会产生一次中断。这意味着中断是周期性产生的频率 外设触发频率 / (TRANSFER_SIZE)。性能优化心得突发大小BURST_SIZE的选择并非越大越好。需要权衡突发传输所占用的总线时间。如果突发太大可能会阻塞其他总线主设备如CPU、其他DMA通道过长时间影响系统实时性。通常需要根据总线上设备的数据流量和优先级来调整。对于C200016或32是比较常用的值。优先级策略对于实时性要求极高的数据流如高速ADC采样可以将其所在的DMA通道设置为高优先级如果支持或者通过合理的轮询顺序来保证其带宽。使用Wrap功能减少中断利用Wrap功能实现大的循环缓冲区可以配置TRANSFER_SIZE很大但通过WRAP_SIZE来实现内部的小缓冲区切换。这样可以在多次突发后才产生一次中断当TRANSFER_COUNT为0时进一步降低CPU中断负载。调试技巧软件强制触发PERINTFRC在初始化完成后手动写PERINTFRC1可以立即触发一次DMA传输。这是验证DMA配置是否正确的最快方法。监控状态寄存器RUNSTS,BURSTSTS,TRANSFERSTS,PERINTFLG,OVRFLG这些状态位是诊断DMA状态的窗口。在调试时可以在关键点读取这些值。使用CCS的Memory Browser和Expressions实时观察目的缓冲区内存内容的变化是验证数据是否被正确搬运的直接证据。配置DMA就像编写一份详细的“物流计划书”。起初可能会觉得寄存器繁多复杂但一旦理解了其层次结构全局-通道-传输-突发-地址指针和每个寄存器在数据流中的角色就能灵活运用它们来构建高效、可靠的数据搬运管道从而让你的CPU专注于核心的控制算法打造出真正高性能的嵌入式实时系统。
![GitHub Copilot SDK RPC会话状态额外数据：扩展会话状态的完整指南 [特殊字符]](http://pic.xiahunao.cn/yaotu/GitHub Copilot SDK RPC会话状态额外数据：扩展会话状态的完整指南 [特殊字符])
![[C++]内存管理：串顺序存储的内存回收](http://pic.xiahunao.cn/yaotu/[C++]内存管理：串顺序存储的内存回收)
