1. 项目概述与核心价值在嵌入式系统开发尤其是基于SoC片上系统的设计中内存子系统往往是决定系统整体性能、功耗和稳定性的关键一环。处理器再快如果数据从内存里“拿”得慢或者“放”得不稳整个系统的效率就会大打折扣。而连接处理器与外部DDR2或mDDRMobile DDR内存颗粒的桥梁正是内存控制器。很多人觉得配置内存控制器就是对着数据手册填几个参数但真正踩过坑的工程师都知道这活儿远没那么简单。它更像是在给一个精密仪器做校准每一个寄存器位的设置都直接影响到信号完整性、时序裕量和系统功耗。我经历过不少项目从早期的工业网关到后来的便携式医疗设备但凡用到DDR接口调试阶段总有几个难啃的骨头是和内存控制器配置相关的。比如系统在高低温测试时随机出现数据错误或者设备在低功耗休眠唤醒后内存数据丢失。这些问题追根溯源往往不是内存颗粒本身的质量问题而是控制器寄存器配置与内存颗粒的“脾性”没有完全匹配或者在低功耗状态切换时时序和状态机的控制出现了偏差。本文将以德州仪器TI某款SoC中的DDR2/mDDR内存控制器为例深入解析其关键寄存器的配置逻辑与性能优化技巧。我们不会停留在简单的寄存器位域描述上而是结合真实的硬件设计、信号完整性考量以及系统级功耗管理需求来探讨每一个配置项背后的“为什么”。无论是刚接触底层驱动的工程师还是希望优化现有系统内存性能的开发者理解这些内容都能帮助你更自信地驾驭内存子系统避免那些令人头疼的隐性bug。2. 内存控制器寄存器全景与配置哲学在深入每个寄存器之前我们有必要先建立一个大图景。TI的这款DDR2/mDDR控制器通过一组内存映射寄存器Memory-Mapped Registers来对外提供编程接口。这些寄存器大致可以分为三类配置类、时序类和监控调试类。配置类寄存器如SDCR, SDCR2定义了内存控制器的基本工作模式例如使能的是DDR2还是mDDR数据总线宽度是多少内存芯片的内部结构Bank数量、页大小如何。这类配置通常在系统初始化阶段一次性设置之后不再更改它们决定了控制器以何种“身份”与内存颗粒对话。时序类寄存器如SDTIMR1, SDTIMR2则填充了对话的“节奏”。它们定义了各种操作命令之间的最小延迟周期数例如激活命令到读写命令的间隔tRCD、行预充电时间tRP等。这些值必须严格满足你所选用内存颗粒数据手册Datasheet中的AC时序参数要求。设置得过紧会导致读写错误设置得过松则会浪费性能带宽。监控调试类寄存器如PC1, PC2, PCC, PCMRS是性能优化的“眼睛”。在复杂多主Multi-master的SoC系统中CPU、DMA、GPU等都可能争抢内存带宽。这些性能计数器可以帮你量化分析访问模式、定位瓶颈比如命令队列是否长期满载是进行精细化调优不可或缺的工具。核心配置哲学数据手册是唯一真理。所有配置尤其是时序参数必须严格遵循你所采购的特定型号、特定批次内存颗粒的官方数据手册。不同厂商、甚至同一厂商不同批次的产品时序参数可能有细微差异。盲目套用其他项目的配置或评估板配置是项目后期出现稳定性问题的常见根源。2.1 安全配置流程与“锁”机制在动手配置前必须理解控制器的一个安全设计配置锁。在SDCR寄存器中有两个关键的锁定位BOOTUNLOCK和TIMUNLOCK。这不是多此一举而是为了防止软件跑飞或误操作意外修改关键配置导致系统崩溃。BOOTUNLOCK这把锁控制着最核心的控制器使能和电气特性配置包括DDR2EN/DDREN/SDRAMEN内存类型选择、DDRDRIVE[1:0]驱动强度、DDR2TERM[1:0]终端电阻等。要修改这些位必须遵循一个严格的“解锁-修改-锁定”序列向BOOTUNLOCK位写入1解锁。在同一次写操作中向BOOTUNLOCK位写入0同时锁定并写入其他目标位如DDR2EN1的新值。 这意味着你不能先解锁再在另一个写操作中修改配置。必须原子性地完成“锁定并设置新值”的操作。TIMUNLOCK这把锁专门保护时序参数包括CLCAS延迟和整个SDTIMR1、SDTIMR2寄存器。修改时序的序列与上述类似向TIMUNLOCK位写入1。在同一次写操作中向TIMUNLOCK位写入0并设置好新的CL和时序寄存器值。这种设计强制开发者以原子操作的方式更新关键配置避免了配置过程中出现中间不一致状态从而引发不可预知的行为。在实际编程中我们通常会定义好完整的配置值然后通过一次寄存器写操作来完成解锁和设置。3. 核心配置寄存器SDCR/SDCR2深度解析SDRAM配置寄存器SDCR是控制器的“身份证”它告诉控制器“你面前是一颗什么样的内存芯片”。我们挑几个最容易配置出错或理解有偏差的字段来重点讲。3.1 内存类型与使能位DDR2EN,DDREN,SDRAMEN,MSDRAMEN这几个位是互斥的用于选择控制器的工作模式。虽然文档提到了SDRAM但对于现代SoC主要使用DDR2EN或MSDRAMEN。DDR2EN1控制器工作在标准DDR2模式。MSDRAMEN1且DDREN1控制器工作在mDDRMobile DDR模式。mDDR是DDR1的低功耗版本常用于早期移动设备。关键点使能mDDR需要同时设置MSDRAMEN和DDREN并确保DDR2EN0。这是一个常见的配置陷阱。配置示例与陷阱 假设我们要配置为DDR2模式。错误的做法是// 错误示例分步操作且未遵循解锁序列 SDCR 0x00000000; // 先清空 SDCR | (1 20); // 试图设置DDR2EN正确的做法是假设我们计算出的SDCR值为0x00110000其中bit20-DDR2EN1, bit16-SDRAMEN1并且需要修改BOOTUNLOCK保护的位// 正确示例原子化操作 // 步骤1解锁BOOTUNLOCK (bit23) uint32_t temp_value (1 23); // BOOTUNLOCK1 write_reg(SDCR, temp_value); // 步骤2在同一写操作中锁定并设置新值 // 新值BOOTUNLOCK0, DDR2EN1, SDRAMEN1 其他位按需设置 temp_value (0 23) | (1 20) | (1 16); // BOOTUNLOCK0, DDR2EN1, SDRAMEN1 write_reg(SDCR, temp_value);3.2 关键结构参数IBANK与PAGESIZE这两个参数必须与你板子上焊接的内存颗粒完全一致查数据手册是唯一途径。IBANK指定内存芯片内部的Bank数量。常见DDR2颗粒有4个或8个内部Bank。例如对于一颗8 Banks的DDR2芯片IBANK应配置为3h二进制011b。PAGESIZE定义页大小一行中有多少列。它决定了列地址线的位数。例如PAGESIZE2h表示1024个字word的页大小需要10位列地址2^101024。这里有个易错点控制器数据手册中的“word”位宽取决于NM位设置的总线宽度。对于16位总线1 word 16 bits对于32位总线1 word 32 bits。计算时需结合NM位理解。数据手册对照实战 以美光Micron的MT47H64M16HR-25E这颗DDR2芯片为例。在其数据手册中Internal Banks: 明确写着 “8 Banks”。所以IBANK 3h。Page Size: 我们需要计算。该芯片列地址位数为10A0-A9所以一行的列数量是 2^10 1024。每个地址对应一个“位置”其数据位宽是16位因为它是16-bit组织。在16位总线NM1配置下控制器的一个“word”就是16位因此页大小就是1024 words。所以PAGESIZE 2h。 如果系统数据总线是32位而内存颗粒是16位我们通常会使用两颗芯片并联。此时对控制器而言有效数据位宽是32位但每颗颗粒的页大小仍是1024个16-bit单元。配置时需要仔细考虑。3.3 CAS延迟CLCAS Latency是内存性能的关键指标之一表示从发出读命令到数据开始输出的时钟周期数。CL字段必须设置为内存颗粒支持且你在模式寄存器MR中编程好的值。在SDCR中CL字段受TIMUNLOCK保护。其值直接对应周期数2h代表CL23h代表CL34h代表CL45h代表CL5。重要提示这个CL值必须与通过内存总线发送给DDR2颗粒的模式寄存器设置值MR完全一致。控制器内部用这个值来计算与CL相关的时序。如果两者不匹配会导致数据采样窗口错位引发间歇性读写错误。3.4 驱动强度与终端电阻DDRDRIVE[1:0]与DDR2TERM[1:0]这两个配置项与PCB板级的信号完整性SI直接相关是调试硬件问题的重点。DDRDRIVE[1:0]控制DDR数据/地址线驱动器的输出阻抗。更强的驱动能力更低阻抗可以改善信号质量但会增加功耗和噪声。通常需要根据布线长度、负载数量如多片内存颗粒来调整。文档指出对于DDR2通常使用00b正常驱动强度。在调试中如果发现信号眼图张开度不够可以尝试调整为更弱的驱动如01b有时反而能减少过冲和振铃获得更好的信号质量。这需要在示波器上进行实测验证。DDR2TERM[1:0]用于控制DDR2的片上终端电阻ODT On-Die Termination。然而文档有一个至关重要的说明“Note that the reset value of DDR2TERM[1:0] 10, these bits must be cleared and forced to 00 to disable the termination because the ODT feature is not supported.” 这句话信息量很大复位后该位默认为10b即使能了某种终端电阻。因为此控制器的DDR_ODT信号线没有引出到芯片引脚所以ODT功能实际上不被硬件支持。你必须手动将其清除为00b来禁用这个无效的ODT设置。如果不做这一步控制器内部逻辑可能错误地认为ODT已启用从而在时序计算上产生偏差可能导致稳定性问题。这是一个极其隐蔽的陷阱很多工程师忽略了这段注释导致在高温或高频下系统不稳定。3.5 低功耗与特殊寻址IBANK_POS与 SDCR2IBANK_POS位和SDCR2寄存器主要用于mDDR的低功耗特性特别是部分阵列自刷新PASR, Partial Array Self-Refresh。IBANK_POS正常寻址设为0。当设置为1时启用“特殊寻址”这通常是为了配合mDDR的PASR功能改变内部Bank的地址映射方式使得软件可以将不需要保持数据的Bank置于更深的省电状态。SDCR2当IBANK_POS1时有效。PASR选择在自刷新模式下哪些Bank需要被刷新。例如在待机时如果只有部分内存数据需要保持可以将PASR设置为2h只刷新1个Bank或5h刷新一半Bank从而显著降低刷新功耗。ROWSIZE定义行地址位数。这需要与内存颗粒的实际行地址线数量匹配。例如对于行地址线为A0-A1213位的颗粒需设置ROWSIZE4h。低功耗配置心得在移动设备项目中合理使用PASR可以大幅延长待机时间。但需要注意进入和退出PASR模式会有额外的时序开销T_XSNR,T_XSRD在实时性要求高的场景需要评估其影响。最好由操作系统或电源管理框架来统一管理避免应用层随意操作导致状态混乱。4. 时序寄存器SDTIMR1/SDTIMR2配置实战与计算时序寄存器是配置中最需要耐心和精确度的部分。每一个字段的值都不是随意填的必须根据DDR_CLK时钟周期和内存颗粒数据手册中的AC时序参数单位通常是纳秒ns计算得出。核心计算公式T_XXX ceil(tXXX / tCK) - 1其中tXXX是数据手册中的时间参数如tRP,tRCDtCK是DDR时钟周期例如DDR2-800的时钟频率为400MHztCK 2.5ns。ceil表示向上取整因为控制器需要整数个时钟周期来满足最小时间要求。4.1 关键时序参数详解与计算示例我们以一款DDR2-667内存tCK 3.0 ns为例假设其数据手册给出如下关键参数均为最小值tRP 15 ns行预充电时间tRCD 15 ns行到列延迟tRAS 45 ns行激活时间tRFC 127.5 ns刷新周期tWR 15 ns写恢复时间计算过程T_RP(SDTIMR1[24:22])tRP / tCK 15 ns / 3.0 ns 5.0。ceil(5.0) 5。T_RP 5 - 1 4。 所以应写入4(二进制100b)。T_RCD(SDTIMR1[21:19]) 计算同T_RP15/3.055-14。写入4。T_RAS(SDTIMR1[15:11])tRAS / tCK 45 ns / 3.0 ns 15.0。ceil(15.0)15。T_RAS 15 - 1 14。 写入14(二进制01110b)。注意文档要求T_RAS必须大于等于T_RCD这里14 4满足。T_RFC(SDTIMR1[31:25])tRFC / tCK 127.5 ns / 3.0 ns 42.5。ceil(42.5)43。T_RFC 43 - 1 42。 写入42(二进制0101010b)。T_WR(SDTIMR1[18:16])tWR / tCK 15 ns / 3.0 ns 5.0。ceil(5.0)5。T_WR 5 - 1 4。 写入4。计算要点与陷阱向上取整ceil这是为了保证满足最小时序要求。如果计算结果是4.1个周期也必须配置为5个周期即寄存器值填4。单位一致性确保tCK单位是ns与数据手册中的时序参数单位一致。数据手册有时会用tCK的倍数表示如tRP 5*tCK这时直接T_RP 5 - 1 4。参数依赖关系某些时序参数有依赖关系。除了T_RAS T_RCD还有像tRC tRAS tRP。在SDTIMR1中T_RC是独立配置的你必须确保(T_RC 1) * tCK tRAS tRP。温度与电压的影响数据手册给出的通常是常温常压下的最小值。在高温或低电压条件下内存颗粒的时序可能会变慢。在汽车电子或工业级产品中通常需要增加一定的裕量比如多配置1个时钟周期以提升系统在恶劣环境下的可靠性。4.2 自刷新与掉电时序T_XSNR,T_XSRD,T_XP这些时序关系到系统从低功耗状态自刷新Self-Refresh或掉电Power-Down唤醒的速度和稳定性。T_XSNR从退出自刷新到发送除读命令外任何其他命令的最小延迟。必须满足txsnr参数。T_XSRD从退出自刷新到发送读命令的最小延迟。必须满足txsrd参数。注意T_XSRD的计算公式在文档中是T_XSRD txsrd - 1这里txsrd本身可能就是以时钟周期数为单位的所以不需要再除以tCK这点与T_XSNR不同务必仔细核对文档公式。T_XP从退出掉电模式到发送除读命令外任何其他命令的最小延迟。取txp和tcke中的较大值。低功耗时序配置建议在追求快速唤醒的应用中应尽可能按照数据手册的最小值来配置这些参数。但在电池供电的深度休眠场景唤醒时间不是首要考虑稳定性更重要。我个人的经验是对于T_XSNR和T_XSRD可以在计算值基础上增加1-2个周期裕量避免因电源爬升速度慢导致唤醒失败。5. 性能优化与调试利器性能计数器内存控制器的性能计数器PC1, PC2是一个被严重低估的调试工具。它不仅能帮你发现瓶颈还能定量分析优化效果。其工作原理是通过PCC性能计数器配置寄存器和PCMRS性能计数器主区域选择寄存器来设置“过滤器”让PC1/PC2只统计你关心的特定事件。5.1 性能计数器配置解析PCC寄存器为两个计数器CNTR1和CNTR2分别提供了三个维度的配置事件类型CFG统计什么是读命令数、写命令数、激活命令数还是命令FIFO满的周期数主设备过滤MSTID_EN只统计来自某个特定主设备如CPU、某个DMA控制器的访问吗主设备ID需要在SoC的系统配置模块中查找。区域过滤REGION_EN只统计对DDR内存的访问还是也包括对控制器内部寄存器的访问表常用性能计数器配置场景场景CNTRn_CFGCNTRn_REGION_ENCNTRn_MSTID_EN解读总体带宽压力0h00统计控制器接收到的所有读写命令数。结合PCT总时间计数器可计算平均命令速率。行激活频率1h00统计发出的ACTIVATE命令数。过多激活Page Miss会导致性能下降和功耗上升。读/写分布2h/3h0或10或1分别统计读、写命令数量。了解应用是读密集还是写密集。命令队列拥塞4h00统计命令FIFO满的时钟周期数。占比高说明请求速率持续超过内存处理能力是系统瓶颈。优先级提升事件8h0或10或1统计因“老化”而被提升优先级的命令数。反映低优先级请求是否被长期阻塞。命令待处理时间9h00统计命令在FIFO中等待的时钟周期数。高占比说明内存控制器持续繁忙。5.2 实战定位多主系统内存瓶颈假设一个系统包含CPU和视频编码DMA两个主设备视频编码时出现卡顿。我们怀疑是DMA占用了过多内存带宽。设置过滤器通过SYSCFG模块查到视频DMA的Master ID为0x05。配置PCMRS设置MST_ID1 0x05。配置PCC设置CNTR1_CFG 2h统计读命令CNTR1_REGION_EN 0统计内存访问CNTR1_MSTID_EN 1启用主设备过滤。这样PC1就只统计来自视频DMA的读命令数。同时配置PC2统计所有主设备的读命令CNTR2_CFG 2h,CNTR2_REGION_EN 0,CNTR2_MSTID_EN 0。采集与分析在系统空闲时记录PCT总时间计数器、PC1、PC2的初始值T0,C1_0,C2_0。运行视频编码压力测试一段时间。记录结束时的值T1,C1_1,C2_1。计算总耗时周期数:Total_cycles T1 - T0DMA读命令数:DMA_reads C1_1 - C1_0总读命令数:Total_reads C2_1 - C2_0DMA读占比:DMA_ratio DMA_reads / Total_reads平均读命令速率:Read_rate Total_reads / (Total_cycles * tCK)解读结果如果DMA_ratio超过80%且Read_rate接近内存理论带宽基本可以确定DMA是瓶颈。如果Read_rate不高但卡顿依然存在可以查看命令FIFO满周期占比配置CNTRn_CFG4h。如果占比很高说明可能存在因为Bank冲突或行列切换导致的效率低下而非绝对带宽不足。这时可能需要优化软件的数据访问模式或者调整PBBPR寄存器。5.3 命令饥饿与PBBPR寄存器优化PBBPR外设总线突发优先级寄存器中的PR_OLD_COUNT字段是解决“命令饥饿”问题的关键。所谓命令饥饿是指一个低优先级的请求因为持续有高优先级请求到来而永远得不到服务。控制器内部有一个命令FIFO。默认情况下控制器会优先处理访问“已打开行Open Row”的请求因为这能避免耗时的预充电和激活操作提升效率。但如果一个低优先级请求访问的是一个关闭的行而高优先级请求源源不断访问其他已打开的行这个低优先级请求就可能永远待在FIFO里。PR_OLD_COUNT的机制是当一个命令在FIFO中停留的时间超过PR_OLD_COUNT次内存传输后控制器会临时提升它的优先级确保它能被尽快处理。PR_OLD_COUNT 0控制器严格遵循主设备优先级。这能保证高优先级主设备的延迟最低但会牺牲内存效率因为每次遇到Bank冲突都会立即关闭当前行增加了tRP和tRCD的开销。PR_OLD_COUNT 较大值如FFh控制器几乎总是优先处理打开行的请求内存效率最高但低优先级请求可能被无限期延迟。推荐值10h-20h这是一个平衡点。它允许控制器在一段时间内优化打开行的访问以保持高效率但如果一个请求等待过久比如经历了16-32次传输就会被提升优先级防止饿死。调优建议在实时性要求严格的系统中如音频处理可以设置较小的PR_OLD_COUNT甚至为0以确保高优先级任务的延迟确定性。在吞吐量优先的系统如数据转发可以设置较大的值。大多数通用系统从文档推荐的10h16次传输开始调试是一个稳妥的选择。你可以结合性能计数器8h优先级提升事件计数来观察调整此值的效果理想情况是该计数器有少量计数但不会持续增长。6. 完整配置流程、常见问题与调试心得6.1 上电初始化配置流程一个稳健的DDR控制器初始化流程如下它遵循了JEDEC规范及控制器自身的序列要求供电与时钟稳定确保为DDR内存和控制器PHY提供的电源VDD、VTT等和参考时钟稳定并满足上电时序要求。控制器软复位通过DRPYRCR寄存器复位DDR PHY或通过系统级复位确保控制器处于已知状态。解锁与基本配置SDCR遵循解锁序列配置DDR2EN/MSDRAMEN、NM总线宽度、IBANK、PAGESIZE。务必将DDR2TERM[1:0]设置为00b以禁用ODT除非你的硬件设计确实连接了ODT引脚并支持此功能。根据PCB情况设置DDRDRIVE[1:0]通常先保持默认。此时控制器可能会自动开始第一部分初始化序列。解锁与时序配置SDTIMR遵循TIMUNLOCK序列。根据计算好的值配置SDTIMR1和SDTIMR2中的所有时序参数包括CL。配置刷新率SDRCR计算RR刷新率值。公式为RR SDRAM频率 / 刷新率。例如对于DDR2-667实际时钟333MHz标准刷新率是7.8us一次。RR 333MHz * 7.8us ≈ 2597。将其写入RR字段。配置低功耗相关位LPMODEN,MCLKSTOPEN,SR_PD如果应用需要。配置性能计数器与PBBPR可选根据调试或优化需要设置PCC、PCMRS和PBBPR。执行JEDEC标准初始化序列通过控制器命令接口通常有另外的寄存器发送NOP、预充电所有Bank、多个自动刷新命令、加载模式寄存器MR等序列。这一步至关重要它用于配置内存颗粒内部的模式寄存器设置CL、BL突发长度、驱动强度等。控制器的CL配置必须与这里写入颗粒的CL值一致。内存测试初始化完成后必须进行全面的内存测试包括地址线、数据线 walking 1/0 测试以及全内存范围的读写一致性测试如March C算法。推荐在启动加载器Bootloader阶段完成。6.2 常见问题排查实录问题1系统偶尔出现数据错误尤其在高温环境下。排查思路检查时序裕量重新核对所有时序寄存器的计算确保在高温下tCK可能变长计算时是否使用了最差情况下的频率考虑增加关键时序如tRCD,tRP1个周期的裕量。检查ODT配置确认DDR2TERM[1:0]是否已正确禁用设为00。这是最常见的原因之一。检查驱动强度用示波器测量DQS/DQ信号的眼图。如果过冲严重尝试减小驱动强度DDRDRIVE设为更弱的值。如果上升沿太缓尝试增大驱动强度。检查电源完整性测量DDR电源纹波尤其在大量读写时。过大的纹波会导致时序错乱。问题2系统从休眠自刷新唤醒后死机。排查思路检查自刷新退出时序确认T_XSNR和T_XSRD是否满足颗粒要求并考虑了电源恢复时间。适当增加1-2个周期裕量。检查低功耗配置确认进入自刷新前是否正确配置了SDRCR寄存器LPMODEN1,SR_PD0并按照序列发出了自刷新命令。检查唤醒后初始化有些控制器在退出自刷新后需要重新进行部分初始化步骤如重新设置模式寄存器。查阅控制器更详细的唤醒流程。问题3系统带宽远低于理论值。排查思路启用性能计数器配置PC1统计命令FIFO满的周期占比CNTR1_CFG4h。如果占比很高说明控制器前端已饱和。分析访问模式使用性能计数器分别统计读、写和激活命令。如果激活命令CNTR1_CFG1h比例异常高说明软件访问模式随机性太强导致Page Miss率高。尝试优化数据布局提高访问局部性。调整PBBPR如果存在多个主设备尝试调整PR_OLD_COUNT值观察对整体吞吐量和各主设备延迟的影响。检查突发长度确保DDR颗粒的模式寄存器配置了最大的突发长度BL8或4并且软件访问尽量以对齐的突发方式进行。问题4初始化过程中就卡住或失败。排查思路确认供电和时钟这是最基本也最易出错的一步。用示波器测量DDR电源、参考电压VREF和时钟信号是否干净、幅值正确。检查配置锁序列确保对BOOTUNLOCK和TIMUNLOCK的写操作是严格的“先写1再在同一操作中写0并更新配置位”。很多驱动代码因为使用|操作符而导致序列错误。逐步简化配置先使用最保守的配置最低频率、最宽松的时序、关闭所有高级功能如ODT、差分DQS。如果能通过再逐步收紧参数、开启功能。验证模式寄存器设置确保通过控制器发送给内存颗粒的模式寄存器命令MR参数正确特别是CL、BL和WR写恢复时间需与SDTIMR1中的T_WR匹配。配置DDR控制器是一个系统工程需要硬件PCB设计、电源、时钟、软件寄存器配置、驱动和调试手段示波器、性能计数器的紧密配合。最宝贵的经验往往来自于一次次失败的调试和复盘。每次配置新板子养成从最保守参数开始、逐步逼近、全程测试的习惯就能最大程度地避免那些深夜还在排查的诡异内存问题。
1. 项目概述与核心价值在嵌入式系统开发尤其是基于SoC片上系统的设计中内存子系统往往是决定系统整体性能、功耗和稳定性的关键一环。处理器再快如果数据从内存里“拿”得慢或者“放”得不稳整个系统的效率就会大打折扣。而连接处理器与外部DDR2或mDDRMobile DDR内存颗粒的桥梁正是内存控制器。很多人觉得配置内存控制器就是对着数据手册填几个参数但真正踩过坑的工程师都知道这活儿远没那么简单。它更像是在给一个精密仪器做校准每一个寄存器位的设置都直接影响到信号完整性、时序裕量和系统功耗。我经历过不少项目从早期的工业网关到后来的便携式医疗设备但凡用到DDR接口调试阶段总有几个难啃的骨头是和内存控制器配置相关的。比如系统在高低温测试时随机出现数据错误或者设备在低功耗休眠唤醒后内存数据丢失。这些问题追根溯源往往不是内存颗粒本身的质量问题而是控制器寄存器配置与内存颗粒的“脾性”没有完全匹配或者在低功耗状态切换时时序和状态机的控制出现了偏差。本文将以德州仪器TI某款SoC中的DDR2/mDDR内存控制器为例深入解析其关键寄存器的配置逻辑与性能优化技巧。我们不会停留在简单的寄存器位域描述上而是结合真实的硬件设计、信号完整性考量以及系统级功耗管理需求来探讨每一个配置项背后的“为什么”。无论是刚接触底层驱动的工程师还是希望优化现有系统内存性能的开发者理解这些内容都能帮助你更自信地驾驭内存子系统避免那些令人头疼的隐性bug。2. 内存控制器寄存器全景与配置哲学在深入每个寄存器之前我们有必要先建立一个大图景。TI的这款DDR2/mDDR控制器通过一组内存映射寄存器Memory-Mapped Registers来对外提供编程接口。这些寄存器大致可以分为三类配置类、时序类和监控调试类。配置类寄存器如SDCR, SDCR2定义了内存控制器的基本工作模式例如使能的是DDR2还是mDDR数据总线宽度是多少内存芯片的内部结构Bank数量、页大小如何。这类配置通常在系统初始化阶段一次性设置之后不再更改它们决定了控制器以何种“身份”与内存颗粒对话。时序类寄存器如SDTIMR1, SDTIMR2则填充了对话的“节奏”。它们定义了各种操作命令之间的最小延迟周期数例如激活命令到读写命令的间隔tRCD、行预充电时间tRP等。这些值必须严格满足你所选用内存颗粒数据手册Datasheet中的AC时序参数要求。设置得过紧会导致读写错误设置得过松则会浪费性能带宽。监控调试类寄存器如PC1, PC2, PCC, PCMRS是性能优化的“眼睛”。在复杂多主Multi-master的SoC系统中CPU、DMA、GPU等都可能争抢内存带宽。这些性能计数器可以帮你量化分析访问模式、定位瓶颈比如命令队列是否长期满载是进行精细化调优不可或缺的工具。核心配置哲学数据手册是唯一真理。所有配置尤其是时序参数必须严格遵循你所采购的特定型号、特定批次内存颗粒的官方数据手册。不同厂商、甚至同一厂商不同批次的产品时序参数可能有细微差异。盲目套用其他项目的配置或评估板配置是项目后期出现稳定性问题的常见根源。2.1 安全配置流程与“锁”机制在动手配置前必须理解控制器的一个安全设计配置锁。在SDCR寄存器中有两个关键的锁定位BOOTUNLOCK和TIMUNLOCK。这不是多此一举而是为了防止软件跑飞或误操作意外修改关键配置导致系统崩溃。BOOTUNLOCK这把锁控制着最核心的控制器使能和电气特性配置包括DDR2EN/DDREN/SDRAMEN内存类型选择、DDRDRIVE[1:0]驱动强度、DDR2TERM[1:0]终端电阻等。要修改这些位必须遵循一个严格的“解锁-修改-锁定”序列向BOOTUNLOCK位写入1解锁。在同一次写操作中向BOOTUNLOCK位写入0同时锁定并写入其他目标位如DDR2EN1的新值。 这意味着你不能先解锁再在另一个写操作中修改配置。必须原子性地完成“锁定并设置新值”的操作。TIMUNLOCK这把锁专门保护时序参数包括CLCAS延迟和整个SDTIMR1、SDTIMR2寄存器。修改时序的序列与上述类似向TIMUNLOCK位写入1。在同一次写操作中向TIMUNLOCK位写入0并设置好新的CL和时序寄存器值。这种设计强制开发者以原子操作的方式更新关键配置避免了配置过程中出现中间不一致状态从而引发不可预知的行为。在实际编程中我们通常会定义好完整的配置值然后通过一次寄存器写操作来完成解锁和设置。3. 核心配置寄存器SDCR/SDCR2深度解析SDRAM配置寄存器SDCR是控制器的“身份证”它告诉控制器“你面前是一颗什么样的内存芯片”。我们挑几个最容易配置出错或理解有偏差的字段来重点讲。3.1 内存类型与使能位DDR2EN,DDREN,SDRAMEN,MSDRAMEN这几个位是互斥的用于选择控制器的工作模式。虽然文档提到了SDRAM但对于现代SoC主要使用DDR2EN或MSDRAMEN。DDR2EN1控制器工作在标准DDR2模式。MSDRAMEN1且DDREN1控制器工作在mDDRMobile DDR模式。mDDR是DDR1的低功耗版本常用于早期移动设备。关键点使能mDDR需要同时设置MSDRAMEN和DDREN并确保DDR2EN0。这是一个常见的配置陷阱。配置示例与陷阱 假设我们要配置为DDR2模式。错误的做法是// 错误示例分步操作且未遵循解锁序列 SDCR 0x00000000; // 先清空 SDCR | (1 20); // 试图设置DDR2EN正确的做法是假设我们计算出的SDCR值为0x00110000其中bit20-DDR2EN1, bit16-SDRAMEN1并且需要修改BOOTUNLOCK保护的位// 正确示例原子化操作 // 步骤1解锁BOOTUNLOCK (bit23) uint32_t temp_value (1 23); // BOOTUNLOCK1 write_reg(SDCR, temp_value); // 步骤2在同一写操作中锁定并设置新值 // 新值BOOTUNLOCK0, DDR2EN1, SDRAMEN1 其他位按需设置 temp_value (0 23) | (1 20) | (1 16); // BOOTUNLOCK0, DDR2EN1, SDRAMEN1 write_reg(SDCR, temp_value);3.2 关键结构参数IBANK与PAGESIZE这两个参数必须与你板子上焊接的内存颗粒完全一致查数据手册是唯一途径。IBANK指定内存芯片内部的Bank数量。常见DDR2颗粒有4个或8个内部Bank。例如对于一颗8 Banks的DDR2芯片IBANK应配置为3h二进制011b。PAGESIZE定义页大小一行中有多少列。它决定了列地址线的位数。例如PAGESIZE2h表示1024个字word的页大小需要10位列地址2^101024。这里有个易错点控制器数据手册中的“word”位宽取决于NM位设置的总线宽度。对于16位总线1 word 16 bits对于32位总线1 word 32 bits。计算时需结合NM位理解。数据手册对照实战 以美光Micron的MT47H64M16HR-25E这颗DDR2芯片为例。在其数据手册中Internal Banks: 明确写着 “8 Banks”。所以IBANK 3h。Page Size: 我们需要计算。该芯片列地址位数为10A0-A9所以一行的列数量是 2^10 1024。每个地址对应一个“位置”其数据位宽是16位因为它是16-bit组织。在16位总线NM1配置下控制器的一个“word”就是16位因此页大小就是1024 words。所以PAGESIZE 2h。 如果系统数据总线是32位而内存颗粒是16位我们通常会使用两颗芯片并联。此时对控制器而言有效数据位宽是32位但每颗颗粒的页大小仍是1024个16-bit单元。配置时需要仔细考虑。3.3 CAS延迟CLCAS Latency是内存性能的关键指标之一表示从发出读命令到数据开始输出的时钟周期数。CL字段必须设置为内存颗粒支持且你在模式寄存器MR中编程好的值。在SDCR中CL字段受TIMUNLOCK保护。其值直接对应周期数2h代表CL23h代表CL34h代表CL45h代表CL5。重要提示这个CL值必须与通过内存总线发送给DDR2颗粒的模式寄存器设置值MR完全一致。控制器内部用这个值来计算与CL相关的时序。如果两者不匹配会导致数据采样窗口错位引发间歇性读写错误。3.4 驱动强度与终端电阻DDRDRIVE[1:0]与DDR2TERM[1:0]这两个配置项与PCB板级的信号完整性SI直接相关是调试硬件问题的重点。DDRDRIVE[1:0]控制DDR数据/地址线驱动器的输出阻抗。更强的驱动能力更低阻抗可以改善信号质量但会增加功耗和噪声。通常需要根据布线长度、负载数量如多片内存颗粒来调整。文档指出对于DDR2通常使用00b正常驱动强度。在调试中如果发现信号眼图张开度不够可以尝试调整为更弱的驱动如01b有时反而能减少过冲和振铃获得更好的信号质量。这需要在示波器上进行实测验证。DDR2TERM[1:0]用于控制DDR2的片上终端电阻ODT On-Die Termination。然而文档有一个至关重要的说明“Note that the reset value of DDR2TERM[1:0] 10, these bits must be cleared and forced to 00 to disable the termination because the ODT feature is not supported.” 这句话信息量很大复位后该位默认为10b即使能了某种终端电阻。因为此控制器的DDR_ODT信号线没有引出到芯片引脚所以ODT功能实际上不被硬件支持。你必须手动将其清除为00b来禁用这个无效的ODT设置。如果不做这一步控制器内部逻辑可能错误地认为ODT已启用从而在时序计算上产生偏差可能导致稳定性问题。这是一个极其隐蔽的陷阱很多工程师忽略了这段注释导致在高温或高频下系统不稳定。3.5 低功耗与特殊寻址IBANK_POS与 SDCR2IBANK_POS位和SDCR2寄存器主要用于mDDR的低功耗特性特别是部分阵列自刷新PASR, Partial Array Self-Refresh。IBANK_POS正常寻址设为0。当设置为1时启用“特殊寻址”这通常是为了配合mDDR的PASR功能改变内部Bank的地址映射方式使得软件可以将不需要保持数据的Bank置于更深的省电状态。SDCR2当IBANK_POS1时有效。PASR选择在自刷新模式下哪些Bank需要被刷新。例如在待机时如果只有部分内存数据需要保持可以将PASR设置为2h只刷新1个Bank或5h刷新一半Bank从而显著降低刷新功耗。ROWSIZE定义行地址位数。这需要与内存颗粒的实际行地址线数量匹配。例如对于行地址线为A0-A1213位的颗粒需设置ROWSIZE4h。低功耗配置心得在移动设备项目中合理使用PASR可以大幅延长待机时间。但需要注意进入和退出PASR模式会有额外的时序开销T_XSNR,T_XSRD在实时性要求高的场景需要评估其影响。最好由操作系统或电源管理框架来统一管理避免应用层随意操作导致状态混乱。4. 时序寄存器SDTIMR1/SDTIMR2配置实战与计算时序寄存器是配置中最需要耐心和精确度的部分。每一个字段的值都不是随意填的必须根据DDR_CLK时钟周期和内存颗粒数据手册中的AC时序参数单位通常是纳秒ns计算得出。核心计算公式T_XXX ceil(tXXX / tCK) - 1其中tXXX是数据手册中的时间参数如tRP,tRCDtCK是DDR时钟周期例如DDR2-800的时钟频率为400MHztCK 2.5ns。ceil表示向上取整因为控制器需要整数个时钟周期来满足最小时间要求。4.1 关键时序参数详解与计算示例我们以一款DDR2-667内存tCK 3.0 ns为例假设其数据手册给出如下关键参数均为最小值tRP 15 ns行预充电时间tRCD 15 ns行到列延迟tRAS 45 ns行激活时间tRFC 127.5 ns刷新周期tWR 15 ns写恢复时间计算过程T_RP(SDTIMR1[24:22])tRP / tCK 15 ns / 3.0 ns 5.0。ceil(5.0) 5。T_RP 5 - 1 4。 所以应写入4(二进制100b)。T_RCD(SDTIMR1[21:19]) 计算同T_RP15/3.055-14。写入4。T_RAS(SDTIMR1[15:11])tRAS / tCK 45 ns / 3.0 ns 15.0。ceil(15.0)15。T_RAS 15 - 1 14。 写入14(二进制01110b)。注意文档要求T_RAS必须大于等于T_RCD这里14 4满足。T_RFC(SDTIMR1[31:25])tRFC / tCK 127.5 ns / 3.0 ns 42.5。ceil(42.5)43。T_RFC 43 - 1 42。 写入42(二进制0101010b)。T_WR(SDTIMR1[18:16])tWR / tCK 15 ns / 3.0 ns 5.0。ceil(5.0)5。T_WR 5 - 1 4。 写入4。计算要点与陷阱向上取整ceil这是为了保证满足最小时序要求。如果计算结果是4.1个周期也必须配置为5个周期即寄存器值填4。单位一致性确保tCK单位是ns与数据手册中的时序参数单位一致。数据手册有时会用tCK的倍数表示如tRP 5*tCK这时直接T_RP 5 - 1 4。参数依赖关系某些时序参数有依赖关系。除了T_RAS T_RCD还有像tRC tRAS tRP。在SDTIMR1中T_RC是独立配置的你必须确保(T_RC 1) * tCK tRAS tRP。温度与电压的影响数据手册给出的通常是常温常压下的最小值。在高温或低电压条件下内存颗粒的时序可能会变慢。在汽车电子或工业级产品中通常需要增加一定的裕量比如多配置1个时钟周期以提升系统在恶劣环境下的可靠性。4.2 自刷新与掉电时序T_XSNR,T_XSRD,T_XP这些时序关系到系统从低功耗状态自刷新Self-Refresh或掉电Power-Down唤醒的速度和稳定性。T_XSNR从退出自刷新到发送除读命令外任何其他命令的最小延迟。必须满足txsnr参数。T_XSRD从退出自刷新到发送读命令的最小延迟。必须满足txsrd参数。注意T_XSRD的计算公式在文档中是T_XSRD txsrd - 1这里txsrd本身可能就是以时钟周期数为单位的所以不需要再除以tCK这点与T_XSNR不同务必仔细核对文档公式。T_XP从退出掉电模式到发送除读命令外任何其他命令的最小延迟。取txp和tcke中的较大值。低功耗时序配置建议在追求快速唤醒的应用中应尽可能按照数据手册的最小值来配置这些参数。但在电池供电的深度休眠场景唤醒时间不是首要考虑稳定性更重要。我个人的经验是对于T_XSNR和T_XSRD可以在计算值基础上增加1-2个周期裕量避免因电源爬升速度慢导致唤醒失败。5. 性能优化与调试利器性能计数器内存控制器的性能计数器PC1, PC2是一个被严重低估的调试工具。它不仅能帮你发现瓶颈还能定量分析优化效果。其工作原理是通过PCC性能计数器配置寄存器和PCMRS性能计数器主区域选择寄存器来设置“过滤器”让PC1/PC2只统计你关心的特定事件。5.1 性能计数器配置解析PCC寄存器为两个计数器CNTR1和CNTR2分别提供了三个维度的配置事件类型CFG统计什么是读命令数、写命令数、激活命令数还是命令FIFO满的周期数主设备过滤MSTID_EN只统计来自某个特定主设备如CPU、某个DMA控制器的访问吗主设备ID需要在SoC的系统配置模块中查找。区域过滤REGION_EN只统计对DDR内存的访问还是也包括对控制器内部寄存器的访问表常用性能计数器配置场景场景CNTRn_CFGCNTRn_REGION_ENCNTRn_MSTID_EN解读总体带宽压力0h00统计控制器接收到的所有读写命令数。结合PCT总时间计数器可计算平均命令速率。行激活频率1h00统计发出的ACTIVATE命令数。过多激活Page Miss会导致性能下降和功耗上升。读/写分布2h/3h0或10或1分别统计读、写命令数量。了解应用是读密集还是写密集。命令队列拥塞4h00统计命令FIFO满的时钟周期数。占比高说明请求速率持续超过内存处理能力是系统瓶颈。优先级提升事件8h0或10或1统计因“老化”而被提升优先级的命令数。反映低优先级请求是否被长期阻塞。命令待处理时间9h00统计命令在FIFO中等待的时钟周期数。高占比说明内存控制器持续繁忙。5.2 实战定位多主系统内存瓶颈假设一个系统包含CPU和视频编码DMA两个主设备视频编码时出现卡顿。我们怀疑是DMA占用了过多内存带宽。设置过滤器通过SYSCFG模块查到视频DMA的Master ID为0x05。配置PCMRS设置MST_ID1 0x05。配置PCC设置CNTR1_CFG 2h统计读命令CNTR1_REGION_EN 0统计内存访问CNTR1_MSTID_EN 1启用主设备过滤。这样PC1就只统计来自视频DMA的读命令数。同时配置PC2统计所有主设备的读命令CNTR2_CFG 2h,CNTR2_REGION_EN 0,CNTR2_MSTID_EN 0。采集与分析在系统空闲时记录PCT总时间计数器、PC1、PC2的初始值T0,C1_0,C2_0。运行视频编码压力测试一段时间。记录结束时的值T1,C1_1,C2_1。计算总耗时周期数:Total_cycles T1 - T0DMA读命令数:DMA_reads C1_1 - C1_0总读命令数:Total_reads C2_1 - C2_0DMA读占比:DMA_ratio DMA_reads / Total_reads平均读命令速率:Read_rate Total_reads / (Total_cycles * tCK)解读结果如果DMA_ratio超过80%且Read_rate接近内存理论带宽基本可以确定DMA是瓶颈。如果Read_rate不高但卡顿依然存在可以查看命令FIFO满周期占比配置CNTRn_CFG4h。如果占比很高说明可能存在因为Bank冲突或行列切换导致的效率低下而非绝对带宽不足。这时可能需要优化软件的数据访问模式或者调整PBBPR寄存器。5.3 命令饥饿与PBBPR寄存器优化PBBPR外设总线突发优先级寄存器中的PR_OLD_COUNT字段是解决“命令饥饿”问题的关键。所谓命令饥饿是指一个低优先级的请求因为持续有高优先级请求到来而永远得不到服务。控制器内部有一个命令FIFO。默认情况下控制器会优先处理访问“已打开行Open Row”的请求因为这能避免耗时的预充电和激活操作提升效率。但如果一个低优先级请求访问的是一个关闭的行而高优先级请求源源不断访问其他已打开的行这个低优先级请求就可能永远待在FIFO里。PR_OLD_COUNT的机制是当一个命令在FIFO中停留的时间超过PR_OLD_COUNT次内存传输后控制器会临时提升它的优先级确保它能被尽快处理。PR_OLD_COUNT 0控制器严格遵循主设备优先级。这能保证高优先级主设备的延迟最低但会牺牲内存效率因为每次遇到Bank冲突都会立即关闭当前行增加了tRP和tRCD的开销。PR_OLD_COUNT 较大值如FFh控制器几乎总是优先处理打开行的请求内存效率最高但低优先级请求可能被无限期延迟。推荐值10h-20h这是一个平衡点。它允许控制器在一段时间内优化打开行的访问以保持高效率但如果一个请求等待过久比如经历了16-32次传输就会被提升优先级防止饿死。调优建议在实时性要求严格的系统中如音频处理可以设置较小的PR_OLD_COUNT甚至为0以确保高优先级任务的延迟确定性。在吞吐量优先的系统如数据转发可以设置较大的值。大多数通用系统从文档推荐的10h16次传输开始调试是一个稳妥的选择。你可以结合性能计数器8h优先级提升事件计数来观察调整此值的效果理想情况是该计数器有少量计数但不会持续增长。6. 完整配置流程、常见问题与调试心得6.1 上电初始化配置流程一个稳健的DDR控制器初始化流程如下它遵循了JEDEC规范及控制器自身的序列要求供电与时钟稳定确保为DDR内存和控制器PHY提供的电源VDD、VTT等和参考时钟稳定并满足上电时序要求。控制器软复位通过DRPYRCR寄存器复位DDR PHY或通过系统级复位确保控制器处于已知状态。解锁与基本配置SDCR遵循解锁序列配置DDR2EN/MSDRAMEN、NM总线宽度、IBANK、PAGESIZE。务必将DDR2TERM[1:0]设置为00b以禁用ODT除非你的硬件设计确实连接了ODT引脚并支持此功能。根据PCB情况设置DDRDRIVE[1:0]通常先保持默认。此时控制器可能会自动开始第一部分初始化序列。解锁与时序配置SDTIMR遵循TIMUNLOCK序列。根据计算好的值配置SDTIMR1和SDTIMR2中的所有时序参数包括CL。配置刷新率SDRCR计算RR刷新率值。公式为RR SDRAM频率 / 刷新率。例如对于DDR2-667实际时钟333MHz标准刷新率是7.8us一次。RR 333MHz * 7.8us ≈ 2597。将其写入RR字段。配置低功耗相关位LPMODEN,MCLKSTOPEN,SR_PD如果应用需要。配置性能计数器与PBBPR可选根据调试或优化需要设置PCC、PCMRS和PBBPR。执行JEDEC标准初始化序列通过控制器命令接口通常有另外的寄存器发送NOP、预充电所有Bank、多个自动刷新命令、加载模式寄存器MR等序列。这一步至关重要它用于配置内存颗粒内部的模式寄存器设置CL、BL突发长度、驱动强度等。控制器的CL配置必须与这里写入颗粒的CL值一致。内存测试初始化完成后必须进行全面的内存测试包括地址线、数据线 walking 1/0 测试以及全内存范围的读写一致性测试如March C算法。推荐在启动加载器Bootloader阶段完成。6.2 常见问题排查实录问题1系统偶尔出现数据错误尤其在高温环境下。排查思路检查时序裕量重新核对所有时序寄存器的计算确保在高温下tCK可能变长计算时是否使用了最差情况下的频率考虑增加关键时序如tRCD,tRP1个周期的裕量。检查ODT配置确认DDR2TERM[1:0]是否已正确禁用设为00。这是最常见的原因之一。检查驱动强度用示波器测量DQS/DQ信号的眼图。如果过冲严重尝试减小驱动强度DDRDRIVE设为更弱的值。如果上升沿太缓尝试增大驱动强度。检查电源完整性测量DDR电源纹波尤其在大量读写时。过大的纹波会导致时序错乱。问题2系统从休眠自刷新唤醒后死机。排查思路检查自刷新退出时序确认T_XSNR和T_XSRD是否满足颗粒要求并考虑了电源恢复时间。适当增加1-2个周期裕量。检查低功耗配置确认进入自刷新前是否正确配置了SDRCR寄存器LPMODEN1,SR_PD0并按照序列发出了自刷新命令。检查唤醒后初始化有些控制器在退出自刷新后需要重新进行部分初始化步骤如重新设置模式寄存器。查阅控制器更详细的唤醒流程。问题3系统带宽远低于理论值。排查思路启用性能计数器配置PC1统计命令FIFO满的周期占比CNTR1_CFG4h。如果占比很高说明控制器前端已饱和。分析访问模式使用性能计数器分别统计读、写和激活命令。如果激活命令CNTR1_CFG1h比例异常高说明软件访问模式随机性太强导致Page Miss率高。尝试优化数据布局提高访问局部性。调整PBBPR如果存在多个主设备尝试调整PR_OLD_COUNT值观察对整体吞吐量和各主设备延迟的影响。检查突发长度确保DDR颗粒的模式寄存器配置了最大的突发长度BL8或4并且软件访问尽量以对齐的突发方式进行。问题4初始化过程中就卡住或失败。排查思路确认供电和时钟这是最基本也最易出错的一步。用示波器测量DDR电源、参考电压VREF和时钟信号是否干净、幅值正确。检查配置锁序列确保对BOOTUNLOCK和TIMUNLOCK的写操作是严格的“先写1再在同一操作中写0并更新配置位”。很多驱动代码因为使用|操作符而导致序列错误。逐步简化配置先使用最保守的配置最低频率、最宽松的时序、关闭所有高级功能如ODT、差分DQS。如果能通过再逐步收紧参数、开启功能。验证模式寄存器设置确保通过控制器发送给内存颗粒的模式寄存器命令MR参数正确特别是CL、BL和WR写恢复时间需与SDTIMR1中的T_WR匹配。配置DDR控制器是一个系统工程需要硬件PCB设计、电源、时钟、软件寄存器配置、驱动和调试手段示波器、性能计数器的紧密配合。最宝贵的经验往往来自于一次次失败的调试和复盘。每次配置新板子养成从最保守参数开始、逐步逼近、全程测试的习惯就能最大程度地避免那些深夜还在排查的诡异内存问题。
![[C++]内存管理：串顺序存储的内存回收](http://pic.xiahunao.cn/yaotu/[C++]内存管理：串顺序存储的内存回收)
