1. 项目概述与SPI核心价值在嵌入式系统开发中微控制器与外部传感器、存储器、显示屏等外设的通信是基础且频繁的操作。面对I2C、UART、SPI等众多协议SPISerial Peripheral Interface串行外设接口以其简单、高速、全双工的特性成为了短距离板级通信的“硬通货”。它不像I2C那样需要复杂的地址管理和应答机制也不像UART那样依赖精确的波特率匹配SPI的核心就是一根时钟线、两根数据线和一根片选线通过硬件移位寄存器实现数据的同步收发这种设计哲学决定了其极高的效率和可靠性。我接触过很多刚入行的工程师面对芯片手册里动辄几十页的SPI章节和密密麻麻的寄存器位域常常感到无从下手。他们知道SPI好用但往往停留在调用库函数的层面一旦通信异常排查起来就非常困难。究其原因是对SPI硬件模块的“黑盒”操作不理解时钟相位、数据对齐、FIFO机制等底层细节。本文将以德州仪器TI的TMS320F280013x系列微控制器为例带你穿透库函数的封装直抵寄存器配置的核心。我们将从最关键的SCIPRI寄存器在调试时的作用讲起一直梳理到如何利用TI提供的Driverlib函数高效、安全地驱动SPI。无论你是正在调试一块新的传感器板卡还是希望优化现有SPI通信的吞吐量和稳定性这篇基于寄存器手册和实战经验的深度解析都能为你提供清晰的路径和可复现的代码框架。2. SPI通信协议深度解析与工作模式2.1 SPI基础架构与主从模式SPI协议的本质是一个同步的、基于移位寄存器的串行通信链路。如图19-3所示一个典型的SPI系统包含一个主设备Master和一个或多个从设备Slave。通信由主设备发起并控制它负责生成同步时钟信号SPICLK。数据在时钟边沿的驱动下从主设备的发送移位寄存器移出到MOSIMaster Out Slave In线同时从设备的发送数据也移出到MISOMaster In Slave Out线实现全双工通信。这里的关键在于主从设备的移位寄存器在逻辑上首尾相连形成了一个巨大的、循环的16位移位寄存器时钟每跳动一次数据就在这个环形链路上移动一位。主模式MASTER_SLAVE 1下微控制器掌控全局。它通过SPIBRR寄存器设定通信速率数据写入SPIDAT或SPITXBUF后硬件会自动在SPICLK的控制下从SPISIMO引脚移出同时从SPISOMI引脚移入数据。当指定数量的数据位1-16位传输完成后SPIDAT中的接收数据会自动转存到SPIRXBUF并置位中断标志INT_FLAG。此时如果SPITXBUF中有待发送的数据硬件会立即将其加载到SPIDAT开始下一轮传输否则SPICLK停止。这种机制允许连续传输而无需CPU频繁干预。从模式MASTER_SLAVE 0下微控制器变为被动方。SPICLK由外部主设备提供其频率不能超过LSPCLK/4这是由内部同步逻辑决定的超过此限可能导致数据采样错误。从设备的数据发送依赖于主设备的时钟触发因此如果从设备需要回复数据必须在主设备时钟开始前将数据写入SPITXBUF。TALK位和SPISTE引脚是从模式下的两个关键控制点。TALK位清零会强制SPISOMI输出高阻态这在多从机共享总线时用于避免冲突。而SPISTE作为片选信号低电平时使能从设备高电平时则令从设备放弃总线。手册中特别强调不推荐将SPISTE引脚永久拉低因为失去片选控制意味着从设备会持续监听总线上的任何时钟和数据极易导致同步丢失和错误数据接收。2.2 时钟相位与极性CPOL与CPHA详解SPI通信的灵活性或者说复杂性很大程度上体现在时钟的配置上即时钟极性CLKPOLARITY CPOL和时钟相位CLK_PHASE CPHA。这两个位共同定义了四种时钟模式表19-3这直接决定了数据在哪个时钟边沿被采样捕获和在哪个边沿被更新输出。以最常用的模式0CPOL0 CPHA0和模式3CPOL1 CPHA1为例。在模式0下SPICLK空闲时为低电平数据在第一个时钟边沿即上升沿被采样在下降沿更新。而在模式3下SPICLK空闲时为高电平数据在第一个时钟边沿即下降沿被采样在上升沿更新。这里的“第一个时钟边沿”是指片选信号有效SPISTE拉低后出现的第一个有效时钟边沿。注意不同厂商对CPOL和CPHA的定义可能不同。最稳妥的配置方法是对照你的从设备如传感器、Flash芯片数据手册中的时序图确定其要求在哪个时钟沿采样数据然后根据图19-6的波形反推出主设备MCU应配置的CPOL和CPHA值。盲目设置是通信失败的主要原因之一。2.3 数据格式与FIFO机制SPI支持1到16位可变长度的数据帧由SPICHAR寄存器配置。这里有一个极易出错的细节对于少于16位的数据写入SPIDAT或SPITXBUF时必须左对齐而从SPIRXBUF读取时数据是右对齐的。例如你需要发送一个12位的数据0xABC。在16位寄存器中你需要将其左移4位即写入0xABC0到发送缓冲区。接收时硬件会自动将收到的12位数据右对齐到SPIRXBUF的低12位高4位可能是上次传输的残留数据如例19-1所示因此你的应用程序在读取后需要进行掩码操作如received_data SPIRXBUF 0x0FFF。为了减轻CPU频繁处理中断的负担TMS320F280013x的SPI模块集成了16级深度的硬件FIFO先入先出队列。启用FIFO模式SPIFFENA1后数据收发逻辑发生了根本变化。发送时CPU可以一次性向发送FIFO写入最多16个字的数据SPI硬件会依据SPIFFCT寄存器中可编程的延迟FFTXDLY自动将数据从FIFO搬移到发送移位寄存器。接收时数据也会自动存入接收FIFO。中断的产生不再基于单个字符的收发完成而是基于FIFO的水位线当发送FIFO中的数据量少于或等于TXFFIL设定的阈值时触发SPITXINT中断提醒CPU补充数据当接收FIFO中的数据量达到或超过RXFFIL阈值时触发SPIRXINT中断提醒CPU读取数据。这种批处理机制能极大提升大数据量传输时的系统效率。3. 关键寄存器精讲与Driverlib函数映射3.1 SCIPRI寄存器仿真挂起事件的行为控制器在嵌入式开发中我们经常需要连接仿真器进行在线调试Debug设置断点查看变量、单步执行分析逻辑。但你想过没有当CPU在断点处暂停时那些正在进行的SPI通信会怎样数据会不会丢失从设备会不会因为时钟突然停止而“卡死”SCIPRI寄存器仿真优先级寄存器就是专门用来处理这个场景的它的FREESOFT位域位4-3决定了当仿真挂起事件如遇到断点发生时SPI外设的行为。00b立即停止一旦CPU挂起SPI模块立即停止所有操作。这是最直接的方式但可能导致当前正在传输的数据帧不完整从设备可能收到残缺的指令而进入未知状态。01b完成当前收/发序列后停止SPI模块会完成当前正在进行的这一整个接收或发送序列即传完一个完整的数据帧然后再停止。这种方式更为优雅保证了事务的完整性是大多数应用场景下的推荐设置。10b或11b自由运行即使CPU因调试而挂起SPI模块也继续照常工作完全不受影响。这在调试与实时通相关的代码时非常有用例如你正在调试一个SPI接收中断服务程序但又不想让实际的数据流中断。实操心得在开发初期建议将FREESOFT设置为01b。这样在调试时可以保证单次SPI事务的完整性避免从设备状态错乱。当系统复杂到需要调试与SPI并行的其他任务时再考虑使用自由运行模式。通过Driverlib你可以使用SCI_setEmulationMode()函数虽然示例表格中SCIPRI对应项为“-”但TI的Driverlib通常提供此类函数或直接操作寄存器来配置HWREG(SPI_BASE SPI_O_PRI) (HWREG(SPI_BASE SPI_O_PRI) ~SPI_PRI_FREESOFT_M) | SPI_PRI_FREESOFT_FINISH;。3.2 核心寄存器功能与Driverlib API全景直接操作寄存器需要对芯片手册有深刻理解且代码可读性和可移植性较差。TI提供的Driverlib库函数封装了这些底层操作让开发更高效。表18-21提供了一个从寄存器到库函数的宝贵映射关系我们可以将其分类理解1. 配置与初始化类函数这类函数对应SCICCR、SCIHBAUD、SCILBAUD等配置寄存器。核心是SCI_setConfig()虽然函数名是SCI但SPI模块的配置函数通常类似如SPI_setConfig()它通常需要一个庞大的结构体参数一次性设置波特率、数据位宽、时钟模式和主从模式。// 示例SPI主设备初始化配置 SPI_Config spiConfig; spiConfig.mode SPI_MODE_MASTER; spiConfig.clockPhase SPI_PHASE_DATA_CAPTURED_ON_FIRST_CHANGED; // CPHA spiConfig.clockPolarity SPI_POLARITY_LOW; // CPOL spiConfig.dataWidth SPI_DATA_WIDTH_16; // 16位数据 spiConfig.bitRate 1000000; // 1 Mbps SPI_setConfig(SPIA_BASE, spiConfig);SCI_setBaud()函数则用于动态修改波特率。SCI_lockAutobaud()用于在特定模式下锁定波特率。2. 传输控制与状态类函数对应SCICTL1、SCICTL2、SCIRXST等寄存器。例如SCI_enableModule()/SCI_disableModule() 使能或禁用整个SPI模块相当于软复位后的激活操作。SCI_enableTxModule()/SCI_enableRxModule() 单独使能发送或接收通道。在3线制模式下需要通过SCI_disableTxModule()关闭发送来实现只读操作。SCI_getInterruptStatus()/SCI_clearInterruptStatus() 获取和清除中断标志位这是中断服务程序ISR中的标准操作。SCI_isTransmitterBusy() 查询发送器是否繁忙在查询式非中断发送中用于等待发送完成。3. 数据缓冲区操作类函数直接对应SCIRXBUF和SCITXBUF寄存器。Driverlib提供了阻塞和非阻塞以及支持FIFO和不支持FIFO的多组函数适配不同应用场景。SCI_readCharNonBlocking()/SCI_writeCharNonBlocking() 非阻塞式读写立即返回适合在循环中查询状态。SCI_readCharBlockingFIFO()/SCI_writeCharBlockingFIFO() 阻塞式读写函数内部会等待直到FIFO有空闲或数据可用简化了编程逻辑。SCI_readCharArray()/SCI_writeCharArray() 用于传输数据数组是批量传输的利器。4. FIFO控制类函数对应SCIFFTX、SCIFFRX、SCIFFCT寄存器。这是提升性能的关键。SCI_enableFIFO()/SCI_disableFIFO() 开关FIFO功能。SCI_setFIFOInterruptLevel() 设置触发中断的FIFO水位线是平衡中断频率和实时性的关键参数。SCI_resetTxFIFO()/SCI_resetRxFIFO() 在通信开始前或错误恢复时复位FIFO指针。SCI_getTxFIFOStatus()/SCI_getRxFIFOStatus() 获取FIFO当前状态可用于自定义流量控制。4. SPI驱动开发实战从配置到收发4.1 初始化流程与参数计算一个健壮的SPI驱动初始化远不止调用一个setConfig。下面是我在项目中总结的标准流程GPIO引脚复用配置这是第一步也是最容易忽略导致“没有波形”的一步。必须按照手册19.2.2节的顺序先配置GPxGMUX寄存器选择外设功能再配置GPxMUX寄存器。同时根据输入还是输出设置上拉/下拉电阻GPxPUD和输入量化模式GPxQSELn。对于SPI的输入引脚如主设备的MISO建议关闭输入同步设置为异步模式以避免不必要的延迟。SPI模块软件复位在修改任何配置前先通过SCI_performSoftwareReset()或写SPICCR.7SW RESET位进行复位确保模块处于已知状态。计算并设置波特率波特率计算是基本功。根据手册19.3.5节公式当SPIBRR 3~127时SPI Baud Rate LSPCLK / (SPIBRR 1)当SPIBRR 0, 1, 2时SPI Baud Rate LSPCLK / 4假设系统低速外设时钟LSPCLK 50 MHz目标波特率为1 Mbps。则SPIBRR LSPCLK / BaudRate - 1 50,000,000 / 1,000,000 - 1 49。需要将49写入SPIBRR寄存器。使用Driverlib时SPI_setConfig()函数或SPI_setBaud()函数内部会帮你完成这个计算。配置通信参数通过SPI_setConfig()设置主从模式、数据位宽、时钟相位和极性。务必与从设备数据手册严格匹配。FIFO配置如启用如果需要使用FIFO则使能FIFO功能并设置发送和接收中断的水位线。例如设置TXFFIL8RXFFIL8这样当发送FIFO空出一半剩余8个字或接收FIFO存满一半达到8个字时产生中断平衡了中断响应速度和数据缓冲能力。使能模块与收发器最后依次使能SPI模块、发送器和接收器。此时SPI引脚上应该能观察到正确的空闲电平由CPOL决定。4.2 数据收发模式与代码实现根据应用场景可以选择查询Polling、中断Interrupt或DMA方式进行数据收发。这里给出中断模式下使用FIFO进行大数据块传输的典型框架。发送端主设备// 初始化部分 SPI_enableFIFO(SPIA_BASE); // 使能FIFO SPI_setFIFOInterruptLevel(SPIA_BASE, SPI_FIFO_TX8, SPI_FIFO_RX8); // 设置中断水位线 SPI_enableInterrupt(SPIA_BASE, SPI_INT_TXFF); // 使能发送FIFO中断 Interrupt_register(INT_SPIA_TX, SPIATXIsr); // 注册中断服务函数 SPI_enableModule(SPIA_BASE); // 最后使能模块 // 启动传输例如要发送一个1024字的数据块 g_spi_tx_buffer data_buffer[0]; g_spi_tx_count 1024; SPI_writeCharArray(SPIA_BASE, g_spi_tx_buffer, min(16, g_spi_tx_count)); // 先写16个字填满FIFO g_spi_tx_buffer 16; g_spi_tx_count - 16; // 发送FIFO中断服务函数 (SPIATXIsr) void SPIATXIsr(void) { uint32_t status SPI_getInterruptStatus(SPIA_BASE); SPI_clearInterruptStatus(SPIA_BASE, status); if(status SPI_INT_TXFF) { // 发送FIFO空余空间达到阈值需要填充数据 uint16_t words_to_write min(SPI_getTxFIFOStatus(SPIA_BASE), g_spi_tx_count); if(words_to_write 0) { SPI_writeCharArray(SPIA_BASE, g_spi_tx_buffer, words_to_write); g_spi_tx_buffer words_to_write; g_spi_tx_count - words_to_write; } if(g_spi_tx_count 0) { // 所有数据已写入FIFO可关闭发送中断或设置完成标志 SPI_disableInterrupt(SPIA_BASE, SPI_INT_TXFF); } } }接收端从设备或主设备在全双工通信中 接收中断服务函数的逻辑类似当接收FIFO数据达到阈值时进入中断读取数据。// 接收FIFO中断服务函数 if(status SPI_INT_RXFF) { uint16_t words_available SPI_getRxFIFOStatus(SPIA_BASE); SPI_readCharArray(SPIA_BASE, g_spi_rx_buffer, words_available); g_spi_rx_buffer words_available; // ... 处理数据 }4.3 3线制模式与特殊应用在某些引脚资源紧张或特定接口标准如某些传感器要求下需要使用3线制SPI模式TRIWIRE1。此时主设备仅使用SPICLK、SPISTE和一根双向数据线SPIMOMI从设备使用SPICLK、SPISTE和一根双向数据线SPISISO。在3线制模式下需要特别注意TALK位的软件控制流程主设备发送设置TALK1写入数据到发送缓冲区。数据会从SPIMOMI引脚输出同时也会被自己接收回来因为收发线短路了。因此主设备在发送后必须从接收缓冲区读取并丢弃这个“回环”的数据。主设备接收设置TALK0关闭输出防止总线冲突然后**写入一个哑元数据Dummy Data如0xFFFF**到发送缓冲区。这个操作会触发时钟生成从设备的数据会在时钟驱动下通过同一根双向线传回。主设备再从接收缓冲区读取真实数据。注意事项3线制模式下任何一次有效的时钟循环都会同时完成一次“发送”和“接收”即使你本意只想接收。因此“先写后读”是一个固定操作序列写的数据内容在接收时可能是无意义的哑元。5. 调试技巧与常见问题排查实录即使理解了所有原理实际调试中SPI通信依然可能出问题。下面是我在多年调试中总结的“三板斧”和常见问题清单。调试“三板斧”看波形使用逻辑分析仪或示波器同时抓取SPICLK、MOSI、MISO和SPISTE四根线3线制则抓三根。这是最直观、最有效的方法。检查时钟频率是否正确时钟极性和相位是否符合从设备要求片选信号在数据帧传输前后是否有正确的跳变数据位在正确的时钟边沿是否稳定查配置对照芯片手册和从设备手册双重检查MCU的SPI配置主从模式、数据位宽、波特率、CPOL、CPHA。一个常见的错误是主从设备的CPOL/CPHA设置不匹配。读寄存器在调试器中实时查看关键的SPI状态寄存器如SPIRXST接收状态寄存器。关注RXERROR接收错误、OVERRUN溢出等错误标志位。SPIFFRX和SPIFFTX中的FIFO状态位也能告诉你数据是否真的被搬移了。常见问题速查表现象可能原因排查步骤与解决方案完全没有波形1. GPIO引脚未正确复用为SPI功能。2. SPI模块未使能SPICCR.0或SCI_enableModule。3. 主设备模式下未向发送缓冲区写数据SPICLK不会自动产生。1. 检查GPxMUX和GPxGMUX寄存器配置。2. 检查SPICCR.0位或确认已调用使能函数。3. 主设备需先写SPITXBUF才能启动传输。有时钟波形但无数据波形1. 从设备TALK位为0输出禁用。2. 主从设备SPISTE片选信号未有效拉低。3. 3线制模式下主设备TALK位设置错误。1. 检查从设备SPICTL.1TALK位。2. 用逻辑分析仪确认SPISTE引脚时序。3. 接收时主设备TALK应置0发送时置1。数据错位或全部为0/11. 时钟极性CPOL或相位CPHA设置错误。2. 数据位宽SPICHAR设置与从设备不符。3. 数据未按要求的对齐方式左对齐写右对齐读处理。1.重点检查对照从设备时序图调整CPOL/CPHA。2. 确认双方都是8位或16位模式。3. 检查发送数据的左移和接收数据的掩码操作。通信不稳定偶尔丢数据1. 波特率过高接近或超过LSPCLK/4的理论极限。2. FIFO中断水位线设置不当导致溢出或欠载。3. 中断服务程序处理太慢未及时清中断或读写数据。4. 电源噪声或布线问题导致信号完整性差。1. 降低波特率特别是长距离或飞线连接时。2. 调整TXFFIL/RXFFIL或使用查询方式确保FIFO不满/不空。3. 优化ISR只做最必要的操作如搬运数据。4. 检查电源缩短走线必要时串联小电阻阻尼反射。使用FIFO时数据发送/接收不完整1. 未使能FIFO模式SPIFFENA。2. 传输完成后未检查FIFO是否已清空发送或读空接收。3.SPIFFCT中的延迟值FFTXDLY设置过大导致传输间隔过长。1. 确认SPIFFTX寄存器的SPIFFENA位已置1。2. 在传输结束回调中查询TXFFST或RXFFST直到为0。3. 对于连续传输将FFTXDLY设为0对于慢速外设适当增加延迟。一个真实的排查案例我曾调试一个SPI Flash发现写入指令后读回的数据总是错误。用逻辑分析仪抓取波形发现时钟和数据都对但片选信号SPISTE在16个时钟周期后拉高时有一个轻微的毛刺。检查代码发现我在发送完最后一个字节后立即拉高了片选而此时最后一个数据位可能还未完全建立。解决方案是在拉高片选前增加一条while(SPI_isTransmitterBusy(base));语句等待最后一位数据真正发送完成。这个细节在数据手册的时序图里往往标注为t_CSH片选保持时间硬件工程师和软件工程师都需要关注。最后关于SCIPRI寄存器的调试场景如果你在仿真时单步执行SPI通信突然出错可以检查FREESOFT位的设置。如果它被设置为“立即停止”00b那么单步越过SPI发送函数时一个正在进行的传输会被强行中断从设备可能收到残缺的指令。将其改为“完成当前序列后停止”01b通常能解决这类仿真时的诡异问题。
1. 项目概述与SPI核心价值在嵌入式系统开发中微控制器与外部传感器、存储器、显示屏等外设的通信是基础且频繁的操作。面对I2C、UART、SPI等众多协议SPISerial Peripheral Interface串行外设接口以其简单、高速、全双工的特性成为了短距离板级通信的“硬通货”。它不像I2C那样需要复杂的地址管理和应答机制也不像UART那样依赖精确的波特率匹配SPI的核心就是一根时钟线、两根数据线和一根片选线通过硬件移位寄存器实现数据的同步收发这种设计哲学决定了其极高的效率和可靠性。我接触过很多刚入行的工程师面对芯片手册里动辄几十页的SPI章节和密密麻麻的寄存器位域常常感到无从下手。他们知道SPI好用但往往停留在调用库函数的层面一旦通信异常排查起来就非常困难。究其原因是对SPI硬件模块的“黑盒”操作不理解时钟相位、数据对齐、FIFO机制等底层细节。本文将以德州仪器TI的TMS320F280013x系列微控制器为例带你穿透库函数的封装直抵寄存器配置的核心。我们将从最关键的SCIPRI寄存器在调试时的作用讲起一直梳理到如何利用TI提供的Driverlib函数高效、安全地驱动SPI。无论你是正在调试一块新的传感器板卡还是希望优化现有SPI通信的吞吐量和稳定性这篇基于寄存器手册和实战经验的深度解析都能为你提供清晰的路径和可复现的代码框架。2. SPI通信协议深度解析与工作模式2.1 SPI基础架构与主从模式SPI协议的本质是一个同步的、基于移位寄存器的串行通信链路。如图19-3所示一个典型的SPI系统包含一个主设备Master和一个或多个从设备Slave。通信由主设备发起并控制它负责生成同步时钟信号SPICLK。数据在时钟边沿的驱动下从主设备的发送移位寄存器移出到MOSIMaster Out Slave In线同时从设备的发送数据也移出到MISOMaster In Slave Out线实现全双工通信。这里的关键在于主从设备的移位寄存器在逻辑上首尾相连形成了一个巨大的、循环的16位移位寄存器时钟每跳动一次数据就在这个环形链路上移动一位。主模式MASTER_SLAVE 1下微控制器掌控全局。它通过SPIBRR寄存器设定通信速率数据写入SPIDAT或SPITXBUF后硬件会自动在SPICLK的控制下从SPISIMO引脚移出同时从SPISOMI引脚移入数据。当指定数量的数据位1-16位传输完成后SPIDAT中的接收数据会自动转存到SPIRXBUF并置位中断标志INT_FLAG。此时如果SPITXBUF中有待发送的数据硬件会立即将其加载到SPIDAT开始下一轮传输否则SPICLK停止。这种机制允许连续传输而无需CPU频繁干预。从模式MASTER_SLAVE 0下微控制器变为被动方。SPICLK由外部主设备提供其频率不能超过LSPCLK/4这是由内部同步逻辑决定的超过此限可能导致数据采样错误。从设备的数据发送依赖于主设备的时钟触发因此如果从设备需要回复数据必须在主设备时钟开始前将数据写入SPITXBUF。TALK位和SPISTE引脚是从模式下的两个关键控制点。TALK位清零会强制SPISOMI输出高阻态这在多从机共享总线时用于避免冲突。而SPISTE作为片选信号低电平时使能从设备高电平时则令从设备放弃总线。手册中特别强调不推荐将SPISTE引脚永久拉低因为失去片选控制意味着从设备会持续监听总线上的任何时钟和数据极易导致同步丢失和错误数据接收。2.2 时钟相位与极性CPOL与CPHA详解SPI通信的灵活性或者说复杂性很大程度上体现在时钟的配置上即时钟极性CLKPOLARITY CPOL和时钟相位CLK_PHASE CPHA。这两个位共同定义了四种时钟模式表19-3这直接决定了数据在哪个时钟边沿被采样捕获和在哪个边沿被更新输出。以最常用的模式0CPOL0 CPHA0和模式3CPOL1 CPHA1为例。在模式0下SPICLK空闲时为低电平数据在第一个时钟边沿即上升沿被采样在下降沿更新。而在模式3下SPICLK空闲时为高电平数据在第一个时钟边沿即下降沿被采样在上升沿更新。这里的“第一个时钟边沿”是指片选信号有效SPISTE拉低后出现的第一个有效时钟边沿。注意不同厂商对CPOL和CPHA的定义可能不同。最稳妥的配置方法是对照你的从设备如传感器、Flash芯片数据手册中的时序图确定其要求在哪个时钟沿采样数据然后根据图19-6的波形反推出主设备MCU应配置的CPOL和CPHA值。盲目设置是通信失败的主要原因之一。2.3 数据格式与FIFO机制SPI支持1到16位可变长度的数据帧由SPICHAR寄存器配置。这里有一个极易出错的细节对于少于16位的数据写入SPIDAT或SPITXBUF时必须左对齐而从SPIRXBUF读取时数据是右对齐的。例如你需要发送一个12位的数据0xABC。在16位寄存器中你需要将其左移4位即写入0xABC0到发送缓冲区。接收时硬件会自动将收到的12位数据右对齐到SPIRXBUF的低12位高4位可能是上次传输的残留数据如例19-1所示因此你的应用程序在读取后需要进行掩码操作如received_data SPIRXBUF 0x0FFF。为了减轻CPU频繁处理中断的负担TMS320F280013x的SPI模块集成了16级深度的硬件FIFO先入先出队列。启用FIFO模式SPIFFENA1后数据收发逻辑发生了根本变化。发送时CPU可以一次性向发送FIFO写入最多16个字的数据SPI硬件会依据SPIFFCT寄存器中可编程的延迟FFTXDLY自动将数据从FIFO搬移到发送移位寄存器。接收时数据也会自动存入接收FIFO。中断的产生不再基于单个字符的收发完成而是基于FIFO的水位线当发送FIFO中的数据量少于或等于TXFFIL设定的阈值时触发SPITXINT中断提醒CPU补充数据当接收FIFO中的数据量达到或超过RXFFIL阈值时触发SPIRXINT中断提醒CPU读取数据。这种批处理机制能极大提升大数据量传输时的系统效率。3. 关键寄存器精讲与Driverlib函数映射3.1 SCIPRI寄存器仿真挂起事件的行为控制器在嵌入式开发中我们经常需要连接仿真器进行在线调试Debug设置断点查看变量、单步执行分析逻辑。但你想过没有当CPU在断点处暂停时那些正在进行的SPI通信会怎样数据会不会丢失从设备会不会因为时钟突然停止而“卡死”SCIPRI寄存器仿真优先级寄存器就是专门用来处理这个场景的它的FREESOFT位域位4-3决定了当仿真挂起事件如遇到断点发生时SPI外设的行为。00b立即停止一旦CPU挂起SPI模块立即停止所有操作。这是最直接的方式但可能导致当前正在传输的数据帧不完整从设备可能收到残缺的指令而进入未知状态。01b完成当前收/发序列后停止SPI模块会完成当前正在进行的这一整个接收或发送序列即传完一个完整的数据帧然后再停止。这种方式更为优雅保证了事务的完整性是大多数应用场景下的推荐设置。10b或11b自由运行即使CPU因调试而挂起SPI模块也继续照常工作完全不受影响。这在调试与实时通相关的代码时非常有用例如你正在调试一个SPI接收中断服务程序但又不想让实际的数据流中断。实操心得在开发初期建议将FREESOFT设置为01b。这样在调试时可以保证单次SPI事务的完整性避免从设备状态错乱。当系统复杂到需要调试与SPI并行的其他任务时再考虑使用自由运行模式。通过Driverlib你可以使用SCI_setEmulationMode()函数虽然示例表格中SCIPRI对应项为“-”但TI的Driverlib通常提供此类函数或直接操作寄存器来配置HWREG(SPI_BASE SPI_O_PRI) (HWREG(SPI_BASE SPI_O_PRI) ~SPI_PRI_FREESOFT_M) | SPI_PRI_FREESOFT_FINISH;。3.2 核心寄存器功能与Driverlib API全景直接操作寄存器需要对芯片手册有深刻理解且代码可读性和可移植性较差。TI提供的Driverlib库函数封装了这些底层操作让开发更高效。表18-21提供了一个从寄存器到库函数的宝贵映射关系我们可以将其分类理解1. 配置与初始化类函数这类函数对应SCICCR、SCIHBAUD、SCILBAUD等配置寄存器。核心是SCI_setConfig()虽然函数名是SCI但SPI模块的配置函数通常类似如SPI_setConfig()它通常需要一个庞大的结构体参数一次性设置波特率、数据位宽、时钟模式和主从模式。// 示例SPI主设备初始化配置 SPI_Config spiConfig; spiConfig.mode SPI_MODE_MASTER; spiConfig.clockPhase SPI_PHASE_DATA_CAPTURED_ON_FIRST_CHANGED; // CPHA spiConfig.clockPolarity SPI_POLARITY_LOW; // CPOL spiConfig.dataWidth SPI_DATA_WIDTH_16; // 16位数据 spiConfig.bitRate 1000000; // 1 Mbps SPI_setConfig(SPIA_BASE, spiConfig);SCI_setBaud()函数则用于动态修改波特率。SCI_lockAutobaud()用于在特定模式下锁定波特率。2. 传输控制与状态类函数对应SCICTL1、SCICTL2、SCIRXST等寄存器。例如SCI_enableModule()/SCI_disableModule() 使能或禁用整个SPI模块相当于软复位后的激活操作。SCI_enableTxModule()/SCI_enableRxModule() 单独使能发送或接收通道。在3线制模式下需要通过SCI_disableTxModule()关闭发送来实现只读操作。SCI_getInterruptStatus()/SCI_clearInterruptStatus() 获取和清除中断标志位这是中断服务程序ISR中的标准操作。SCI_isTransmitterBusy() 查询发送器是否繁忙在查询式非中断发送中用于等待发送完成。3. 数据缓冲区操作类函数直接对应SCIRXBUF和SCITXBUF寄存器。Driverlib提供了阻塞和非阻塞以及支持FIFO和不支持FIFO的多组函数适配不同应用场景。SCI_readCharNonBlocking()/SCI_writeCharNonBlocking() 非阻塞式读写立即返回适合在循环中查询状态。SCI_readCharBlockingFIFO()/SCI_writeCharBlockingFIFO() 阻塞式读写函数内部会等待直到FIFO有空闲或数据可用简化了编程逻辑。SCI_readCharArray()/SCI_writeCharArray() 用于传输数据数组是批量传输的利器。4. FIFO控制类函数对应SCIFFTX、SCIFFRX、SCIFFCT寄存器。这是提升性能的关键。SCI_enableFIFO()/SCI_disableFIFO() 开关FIFO功能。SCI_setFIFOInterruptLevel() 设置触发中断的FIFO水位线是平衡中断频率和实时性的关键参数。SCI_resetTxFIFO()/SCI_resetRxFIFO() 在通信开始前或错误恢复时复位FIFO指针。SCI_getTxFIFOStatus()/SCI_getRxFIFOStatus() 获取FIFO当前状态可用于自定义流量控制。4. SPI驱动开发实战从配置到收发4.1 初始化流程与参数计算一个健壮的SPI驱动初始化远不止调用一个setConfig。下面是我在项目中总结的标准流程GPIO引脚复用配置这是第一步也是最容易忽略导致“没有波形”的一步。必须按照手册19.2.2节的顺序先配置GPxGMUX寄存器选择外设功能再配置GPxMUX寄存器。同时根据输入还是输出设置上拉/下拉电阻GPxPUD和输入量化模式GPxQSELn。对于SPI的输入引脚如主设备的MISO建议关闭输入同步设置为异步模式以避免不必要的延迟。SPI模块软件复位在修改任何配置前先通过SCI_performSoftwareReset()或写SPICCR.7SW RESET位进行复位确保模块处于已知状态。计算并设置波特率波特率计算是基本功。根据手册19.3.5节公式当SPIBRR 3~127时SPI Baud Rate LSPCLK / (SPIBRR 1)当SPIBRR 0, 1, 2时SPI Baud Rate LSPCLK / 4假设系统低速外设时钟LSPCLK 50 MHz目标波特率为1 Mbps。则SPIBRR LSPCLK / BaudRate - 1 50,000,000 / 1,000,000 - 1 49。需要将49写入SPIBRR寄存器。使用Driverlib时SPI_setConfig()函数或SPI_setBaud()函数内部会帮你完成这个计算。配置通信参数通过SPI_setConfig()设置主从模式、数据位宽、时钟相位和极性。务必与从设备数据手册严格匹配。FIFO配置如启用如果需要使用FIFO则使能FIFO功能并设置发送和接收中断的水位线。例如设置TXFFIL8RXFFIL8这样当发送FIFO空出一半剩余8个字或接收FIFO存满一半达到8个字时产生中断平衡了中断响应速度和数据缓冲能力。使能模块与收发器最后依次使能SPI模块、发送器和接收器。此时SPI引脚上应该能观察到正确的空闲电平由CPOL决定。4.2 数据收发模式与代码实现根据应用场景可以选择查询Polling、中断Interrupt或DMA方式进行数据收发。这里给出中断模式下使用FIFO进行大数据块传输的典型框架。发送端主设备// 初始化部分 SPI_enableFIFO(SPIA_BASE); // 使能FIFO SPI_setFIFOInterruptLevel(SPIA_BASE, SPI_FIFO_TX8, SPI_FIFO_RX8); // 设置中断水位线 SPI_enableInterrupt(SPIA_BASE, SPI_INT_TXFF); // 使能发送FIFO中断 Interrupt_register(INT_SPIA_TX, SPIATXIsr); // 注册中断服务函数 SPI_enableModule(SPIA_BASE); // 最后使能模块 // 启动传输例如要发送一个1024字的数据块 g_spi_tx_buffer data_buffer[0]; g_spi_tx_count 1024; SPI_writeCharArray(SPIA_BASE, g_spi_tx_buffer, min(16, g_spi_tx_count)); // 先写16个字填满FIFO g_spi_tx_buffer 16; g_spi_tx_count - 16; // 发送FIFO中断服务函数 (SPIATXIsr) void SPIATXIsr(void) { uint32_t status SPI_getInterruptStatus(SPIA_BASE); SPI_clearInterruptStatus(SPIA_BASE, status); if(status SPI_INT_TXFF) { // 发送FIFO空余空间达到阈值需要填充数据 uint16_t words_to_write min(SPI_getTxFIFOStatus(SPIA_BASE), g_spi_tx_count); if(words_to_write 0) { SPI_writeCharArray(SPIA_BASE, g_spi_tx_buffer, words_to_write); g_spi_tx_buffer words_to_write; g_spi_tx_count - words_to_write; } if(g_spi_tx_count 0) { // 所有数据已写入FIFO可关闭发送中断或设置完成标志 SPI_disableInterrupt(SPIA_BASE, SPI_INT_TXFF); } } }接收端从设备或主设备在全双工通信中 接收中断服务函数的逻辑类似当接收FIFO数据达到阈值时进入中断读取数据。// 接收FIFO中断服务函数 if(status SPI_INT_RXFF) { uint16_t words_available SPI_getRxFIFOStatus(SPIA_BASE); SPI_readCharArray(SPIA_BASE, g_spi_rx_buffer, words_available); g_spi_rx_buffer words_available; // ... 处理数据 }4.3 3线制模式与特殊应用在某些引脚资源紧张或特定接口标准如某些传感器要求下需要使用3线制SPI模式TRIWIRE1。此时主设备仅使用SPICLK、SPISTE和一根双向数据线SPIMOMI从设备使用SPICLK、SPISTE和一根双向数据线SPISISO。在3线制模式下需要特别注意TALK位的软件控制流程主设备发送设置TALK1写入数据到发送缓冲区。数据会从SPIMOMI引脚输出同时也会被自己接收回来因为收发线短路了。因此主设备在发送后必须从接收缓冲区读取并丢弃这个“回环”的数据。主设备接收设置TALK0关闭输出防止总线冲突然后**写入一个哑元数据Dummy Data如0xFFFF**到发送缓冲区。这个操作会触发时钟生成从设备的数据会在时钟驱动下通过同一根双向线传回。主设备再从接收缓冲区读取真实数据。注意事项3线制模式下任何一次有效的时钟循环都会同时完成一次“发送”和“接收”即使你本意只想接收。因此“先写后读”是一个固定操作序列写的数据内容在接收时可能是无意义的哑元。5. 调试技巧与常见问题排查实录即使理解了所有原理实际调试中SPI通信依然可能出问题。下面是我在多年调试中总结的“三板斧”和常见问题清单。调试“三板斧”看波形使用逻辑分析仪或示波器同时抓取SPICLK、MOSI、MISO和SPISTE四根线3线制则抓三根。这是最直观、最有效的方法。检查时钟频率是否正确时钟极性和相位是否符合从设备要求片选信号在数据帧传输前后是否有正确的跳变数据位在正确的时钟边沿是否稳定查配置对照芯片手册和从设备手册双重检查MCU的SPI配置主从模式、数据位宽、波特率、CPOL、CPHA。一个常见的错误是主从设备的CPOL/CPHA设置不匹配。读寄存器在调试器中实时查看关键的SPI状态寄存器如SPIRXST接收状态寄存器。关注RXERROR接收错误、OVERRUN溢出等错误标志位。SPIFFRX和SPIFFTX中的FIFO状态位也能告诉你数据是否真的被搬移了。常见问题速查表现象可能原因排查步骤与解决方案完全没有波形1. GPIO引脚未正确复用为SPI功能。2. SPI模块未使能SPICCR.0或SCI_enableModule。3. 主设备模式下未向发送缓冲区写数据SPICLK不会自动产生。1. 检查GPxMUX和GPxGMUX寄存器配置。2. 检查SPICCR.0位或确认已调用使能函数。3. 主设备需先写SPITXBUF才能启动传输。有时钟波形但无数据波形1. 从设备TALK位为0输出禁用。2. 主从设备SPISTE片选信号未有效拉低。3. 3线制模式下主设备TALK位设置错误。1. 检查从设备SPICTL.1TALK位。2. 用逻辑分析仪确认SPISTE引脚时序。3. 接收时主设备TALK应置0发送时置1。数据错位或全部为0/11. 时钟极性CPOL或相位CPHA设置错误。2. 数据位宽SPICHAR设置与从设备不符。3. 数据未按要求的对齐方式左对齐写右对齐读处理。1.重点检查对照从设备时序图调整CPOL/CPHA。2. 确认双方都是8位或16位模式。3. 检查发送数据的左移和接收数据的掩码操作。通信不稳定偶尔丢数据1. 波特率过高接近或超过LSPCLK/4的理论极限。2. FIFO中断水位线设置不当导致溢出或欠载。3. 中断服务程序处理太慢未及时清中断或读写数据。4. 电源噪声或布线问题导致信号完整性差。1. 降低波特率特别是长距离或飞线连接时。2. 调整TXFFIL/RXFFIL或使用查询方式确保FIFO不满/不空。3. 优化ISR只做最必要的操作如搬运数据。4. 检查电源缩短走线必要时串联小电阻阻尼反射。使用FIFO时数据发送/接收不完整1. 未使能FIFO模式SPIFFENA。2. 传输完成后未检查FIFO是否已清空发送或读空接收。3.SPIFFCT中的延迟值FFTXDLY设置过大导致传输间隔过长。1. 确认SPIFFTX寄存器的SPIFFENA位已置1。2. 在传输结束回调中查询TXFFST或RXFFST直到为0。3. 对于连续传输将FFTXDLY设为0对于慢速外设适当增加延迟。一个真实的排查案例我曾调试一个SPI Flash发现写入指令后读回的数据总是错误。用逻辑分析仪抓取波形发现时钟和数据都对但片选信号SPISTE在16个时钟周期后拉高时有一个轻微的毛刺。检查代码发现我在发送完最后一个字节后立即拉高了片选而此时最后一个数据位可能还未完全建立。解决方案是在拉高片选前增加一条while(SPI_isTransmitterBusy(base));语句等待最后一位数据真正发送完成。这个细节在数据手册的时序图里往往标注为t_CSH片选保持时间硬件工程师和软件工程师都需要关注。最后关于SCIPRI寄存器的调试场景如果你在仿真时单步执行SPI通信突然出错可以检查FREESOFT位的设置。如果它被设置为“立即停止”00b那么单步越过SPI发送函数时一个正在进行的传输会被强行中断从设备可能收到残缺的指令。将其改为“完成当前序列后停止”01b通常能解决这类仿真时的诡异问题。
![[C++]内存管理：串顺序存储的内存回收](http://pic.xiahunao.cn/yaotu/[C++]内存管理：串顺序存储的内存回收)
