C2000微控制器CMPSS寄存器保护与ePWM同步机制详解-拓冰建站

1. 项目概述与核心价值

在电机驱动、数字电源或者任何需要精密模拟信号监控与功率开关控制的嵌入式系统里，硬件模块的配置一旦在运行时被意外篡改，轻则导致控制环路失调、输出波形畸变，重则直接损坏功率器件，造成不可逆的硬件损失。这种风险在复杂的多任务实时系统中尤为突出，因为中断服务程序、后台任务或者DMA操作都可能无意间访问到关键的配置寄存器。

为了解决这个问题，德州仪器（TI）在其C2000系列实时微控制器的核心外设——比较器子系统（CMPSS）和增强型脉宽调制器（ePWM）中，内置了一套精巧的硬件寄存器保护与同步控制机制。这不仅仅是芯片手册里几行冰冷的寄存器描述，而是工程师构建高可靠性系统的“保险丝”和“节拍器”。CMPSS的COMPLOCK寄存器就像一把硬件锁，能将关键的滤波器、DAC控制寄存器“锁死”，确保比较器阈值、滞回设置等核心参数在系统运行中坚如磐石。而ePWM的同步机制，特别是EPWMxSYNCPER信号，则像一根精准的指挥棒，确保PWM的开关动作与CMPSS的比较事件在时间上严格对齐，避免因时序错位产生的控制盲区或竞争冒险。

理解并熟练运用这两项技术，意味着你能从“功能实现”层面，跃升到“系统可靠性与鲁棒性设计”层面。它让你设计的系统不仅能工作，更能稳定、安全、可预测地长期工作。接下来，我将结合手册细节和实际工程经验，为你深入拆解COMPLOCK寄存器的保护逻辑、ePWM的同步网络，并分享如何将它们有机结合，构建出抗干扰能力极强的实时控制回路。

2. CMPSS寄存器保护机制深度解析

CMPSS模块通常用于实现硬件过流保护、峰值电流模式控制等关键功能。其内部的数字滤波器（Digital Filter）和内部DAC（用于设定比较阈值）的配置寄存器，直接决定了保护的灵敏度和准确性。如果这些寄存器在运行时被意外写入，可能导致保护误动作（虚假关断）或失效（该保护时未保护），后果严重。

2.1 COMPLOCK寄存器：硬件写保护锁

COMPLOCK寄存器是CMPSS模块中实现写保护的核心。根据手册描述，它是一个16位寄存器，但实际起作用的只有低4位（Bit 3-0）。其关键特性是“R/WSonce”类型，即“可读/一次性可写”。这是理解其保护机制的关键。

“一次性可写”的硬件逻辑：所谓“一次性可写”，是指该寄存器中的这些锁定位（如CTRIP,DACCTL,COMPHYSCTL,COMPCTL）在上电复位（SYSRSn）后为0（未锁定状态）。在系统初始化阶段，你可以对这些位进行写操作（通常写1以锁定）。一旦你将其中的某一位写为1，该位就会被“锁定”。此后，任何软件写操作都无法再改变它的值，直到下一次系统复位发生。这是一种纯粹的硬件机制，不依赖于软件状态机的维护，可靠性极高。

2.2 各保护位功能详解与配置策略

我们来逐一拆解COMPLOCK的四个锁定位，并说明其保护的对象和配置时机。

2.2.1 COMPCTL (Bit 0)：比较器控制寄存器锁

保护对象：COMPCTL寄存器。这个寄存器控制着CMPSS中高、低比较器的基本工作模式，例如使能/禁用、输出极性、 hysteresis使能等。
锁定时机与策略：在系统初始化阶段，完成对高、低比较器的模式配置（如设置正相/反相输入、使能滞回）后，应立即锁定此位。这可以防止后续软件意外修改比较器的基本工作方式，导致整个电流或电压采样反馈环路的基础逻辑发生变化。

操作示例：

// 假设使用TI的DriverLib库 // 1. 配置高比较器：使用DAC作为参考，输出高有效 CMPSS_configHighComparator(CMPSS1_BASE, CMPSS_REF_DAC, CMPSS_TRIP_HIGH); // 2. 配置低比较器：使用外部引脚作为参考，输出低有效 CMPSS_configLowComparator(CMPSS1_BASE, CMPSS_REF_PIN, CMPSS_TRIP_LOW); // 3. 锁定COMPCTL寄存器，防止后续误写 HWREGH(CMPSS1_BASE + CMPSS_O_COMPLOCK) |= 0x0001; // 设置Bit 0 // 此后，任何对COMPCTL寄存器的写操作都将被硬件忽略

2.2.2 COMPHYSCTL (Bit 1)：滞回控制寄存器锁

保护对象：COMPHYSCTL寄存器。此寄存器用于配置比较器的滞回电压值。滞回是消除比较器在阈值附近抖动噪声的关键手段，其值需要根据实际的模拟信号噪声水平精心计算和设置。
锁定时机与策略：在根据硬件电路（如采样电阻、运放增益）和系统噪声特性计算出合适的滞回电压值并配置完成后锁定。一旦锁定，即使系统受到强干扰，滞回特性也不会改变，确保了比较器输出信号的稳定性，避免了因噪声引起的频繁误触发。

2.2.3 DACCTL (Bit 2)：内部DAC控制寄存器锁

保护对象：COMPDAC*CTL*寄存器族。这些寄存器控制着CMPSS内部DAC的工作模式，例如参考源选择（VDDA或外部参考）、输出值同步加载模式等。内部DAC的值通常作为电流保护的动态阈值，在峰值电流控制中尤为重要。
锁定时机与策略：这是最容易出错的地方。切忌在初始化后立即锁定。在峰值电流模式控制等应用中，DAC值（即电流阈值）需要每个PWM周期都根据控制算法进行更新。我们应该锁定的是DAC的控制模式（DACCTL），而不是DAC的数值寄存器（DACVALS）。通常，我们配置DAC为“同步加载”模式（通过SYNCSEL位选择EPWMxSYNCPER作为同步信号），然后锁定DACCTL位。这样，DAC的数值寄存器仍可在每个周期更新，但其工作模式（如同步逻辑）被保护起来。
```
// 配置DAC，使其值在EPWMSYNCPER信号到来时从影子寄存器加载到活动寄存器 CMPSS_configDAC(CMPSS1_BASE, CMPSS_DAC_REF_VDDA, CMPSS_DAC_SYNC_IN); // 锁定DAC控制寄存器，防止工作模式被意外更改 HWREGH(CMPSS1_BASE + CMPSS_O_COMPLOCK) |= 0x0004; // 设置Bit 2 // DAC的值寄存器（DACHVALS/DACLVALS）仍然可以自由写入，以更新阈值
```

2.2.4 CTRIP (Bit 3)：数字滤波器控制寄存器锁

保护对象：CTRIPxFILTCTL和CTRIPxFILCLKCTL寄存器。这两个寄存器控制着比较器输出信号进入数字滤波器的采样窗口宽度和时钟预分频。滤波器的参数直接决定了系统对短时毛刺的免疫力（滤波深度）和对真实故障的响应速度。
锁定时机与策略：根据系统开关频率和需要抑制的噪声脉宽，计算出合适的滤波参数（采样次数、采样窗口）并配置完成后，立即锁定。例如，在一个100kHz的开关电源中，如果希望滤除小于100ns的毛刺，就需要据此配置滤波器。锁定后，滤波器的“性格”就固定了，系统对噪声的抑制能力得以保持。

关键经验：COMPLOCK的锁定操作通常放在所有CMPSS模块初始化函数的最后一步，作为一个完整的“保护使能”动作。在调试阶段，可以先注释掉锁定代码，方便动态调整参数。一旦参数调优完毕，进入量产代码前，务必使能锁定。

2.3 寄存器保护机制的局限性与应对

硬件锁提供了强大的保护，但也带来了一些设计考量：

调试不变性：一旦锁定，在调试时无法在线修改被保护的寄存器。因此，在开发阶段，可以通过宏定义来控制是否启用锁定。

#define CMPSS_REGISTER_LOCK_ENABLE 1 // 量产时设为1，调试时设为0 #if (CMPSS_REGISTER_LOCK_ENABLE == 1) HWREGH(CMPSS1_BASE + CMPSS_O_COMPLOCK) = 0x000F; // 一次性锁定所有位 #endif

复位是唯一解锁方式：这意味着如果因为参数错误导致锁定，必须重启系统。这强调了参数计算和初始化代码审查的重要性。
保护范围：COMPLOCK只保护特定的控制寄存器，不保护数据寄存器（如DACVALS）或状态寄存器。这是合理的设计，因为数据需要动态更新，状态需要实时读取。

3. ePWM同步控制网络与CMPSS的协同

寄存器保护解决了参数稳定性的问题，而精准的时序同步则是确保CMPSS与ePWM协同工作的关键。ePWM模块不仅是PWM波形的发生器，更是整个功率控制系统的时序心脏。

3.1 ePWM时间基准（TB）子模块：系统节拍器

如手册图13-4和13-5所示，每个ePWM模块都有一个独立的时间基准（TB）子模块，其核心是一个可配置的16位向上/向下计数器（TBCTR）。这个计数器的运行（递增/递减）由时间基准时钟（TBCLK）驱动，而TBCLK来源于系统时钟（SYSCLK）经过分频。

关键事件：TB子模块会生成CTR = PRD（计数器等于周期值）和CTR = ZERO（计数器等于零）这两个基础事件。这两个事件是ePWM内部所有动作（如比较匹配、触发ADC、产生同步脉冲）的根源。
同步链：ePWM模块之间通过EPWMxSYNCI（同步输入）和EPWMxSYNCO（同步输出）信号连接成一条同步链。通常，ePWM1作为主模块，其EPWM1SYNCO连接到ePWM2的EPWM2SYNCI，以此类推。这确保了所有ePWM模块的TBCTR可以同时从0开始计数，实现多路PWM的严格相位对齐，对于多相并联电源或电机相控至关重要。

3.2 EPWMxSYNCPER：连接ePWM与CMPSS的专用桥梁

除了模块间的同步，ePWM还有一个至关重要的同步信号输出：EPWMxSYNCPER。手册特别强调，这个信号与高分辨率PWM（HRPWM）无关，它是专门用于同步CMPSS等外设的。

它的核心作用是什么？为CMPSS内部DAC值的更新和数字滤波器的采样提供一个精准的、与PWM周期同步的时钟基准。

为什么需要它？考虑峰值电流模式控制：CPU在每个控制周期计算出一个新的电流阈值，写入CMPSS的DAC影子寄存器。我们绝不希望这个新阈值在PWM周期的任意时刻生效，否则可能导致当前开关周期内出现不可预测的比较行为。我们需要一个安全的“窗口”来更新阈值。EPWMxSYNCPER信号（通常配置为在CTR=ZERO或CTR=PRD时产生一个脉冲）就是这个安全窗口的触发器。当CMPSS的DAC配置为同步模式（SYNCSEL选择EPWMxSYNCPER）后，DAC值只会在EPWMxSYNCPER脉冲到来时，从影子寄存器加载到活动寄存器，从而在新的PWM周期开始时统一生效。这实现了控制算法（软件计算）与功率开关（硬件动作）的完美解耦和同步。

3.3 同步配置实战步骤

以下是如何配置ePWM1产生SYNCPER信号，并让CMPSS1与之同步的典型步骤：

配置ePWM1时间基准：

// 初始化ePWM1时间基准 EPWM_setTimeBasePeriod(EPWM1_BASE, 1000); // 设置PWM周期值 EPWM_setPhaseShift(EPWM1_BASE, 0); // 相位偏移设为0 EPWM_setTimeBaseCounter(EPWM1_BASE, 0); // 计数器从0开始 EPWM_setTimeBaseCounterMode(EPWM1_BASE, EPWM_COUNTER_MODE_UP_DOWN); // 设置为中心对称计数模式 EPWM_setClockPrescaler(EPWM1_BASE, EPWM_CLOCK_DIVIDER_1, EPWM_HSCLOCK_DIVIDER_1); // 时钟分频

配置ePWM1的SYNCPER输出：SYNCPER信号的源可以通过HRPCTL寄存器配置。通常我们选择在计数器为零时产生同步脉冲，这标志着上一个周期的结束和下一个周期的开始。

// 选择SYNCPER信号的源为“时间基准计数器等于零”事件 EPWM_setSyncOutPulseMode(EPWM1_BASE, EPWM_SYNC_OUT_PULSE_ON_COUNTER_ZERO); // 注意：此函数是DriverLib对HRPCTL寄存器相关位的封装。对于没有HRPWM的模块，该寄存器依然存在用于控制SYNCPER。

配置CMPSS1 DAC为同步加载模式：

// 配置高比较器的内部DAC // 使用VDDA作为参考，并选择同步输入源（通常映射到EPWMSYNCPER） CMPSS_configDAC(CMPSS1_BASE, CMPSS_DAC_REF_VDDA, CMPSS_DAC_SYNC_IN); // 设置DAC的初始值 CMPSS_setDACValueHigh(CMPSS1_BASE, 2048); // 假设12位DAC，中间值

建立信号连接（硬件映射）：这一步依赖于具体的芯片型号和引脚/信号复用。你需要查阅芯片的数据手册和技术参考手册的“Input X-BAR”和“ePWM X-BAR”章节。通常，EPWM1SYNCPER这个内部信号需要通过X-BAR（交叉开关）路由到CMPSS模块的同步输入端口。配置可能涉及设置INPUTXBAR和EPWMXBAR寄存器，将EPWM1SYNCPER连接到CMPSS1的同步输入。
```
// 示例：将EPWM1的SYNCPER连接到INPUT X-BAR的某个通道（假设通道4） XBAR_setInputPin(XBAR_INPUT4, XBAR_EPWM1_SYNCPER); // 然后，将INPUT X-BAR的该通道输出连接到CMPSS1的同步输入（具体寄存器名需查手册） // 这可能涉及配置CMPSS模块本身的某个控制位，选择其同步源为对应的INPUT X-BAR通道。
```
这是最容易出错的一步，务必仔细核对手册中的信号路由表。

4. 从原理到实践：构建一个受保护的峰值电流控制环路

让我们将上述知识整合到一个具体的应用场景：一个Buck变换器的峰值电流模式控制。

4.1 系统架构与信号流

采样：电感电流通过采样电阻转换为电压信号Vcs。
比较：Vcs送入CMPSS的高比较器正输入端，CMPSS内部DAC输出的阈值电压Vref送入负输入端。
保护与同步：当Vcs > Vref时，比较器输出翻转。该输出经过数字滤波器滤除毛刺后，产生CTRIPH信号。此信号可连接到ePWM的Trip-Zone输入，用于在过流时立即关闭PWM（cycle-by-cycle trip）。
控制：CPU在每个PWM周期中断中，读取输出电压，运行PID算法，计算出下一个周期所需的峰值电流阈值，并写入CMPSS的DAC影子寄存器。
同步更新：ePWM计数器归零时产生的EPWMxSYNCPER脉冲，触发CMPSS将DAC影子寄存器的值加载到活动寄存器。新的阈值在新周期开始时刻生效。
PWM生成：ePWM模块产生PWM波，驱动开关管。当电流达到新阈值（由CMPSS检测）或周期结束（由ePWM计时）时，关闭开关管。

4.2 关键代码实现与配置顺序

void InitPeakCurrentModeControl(void) { // 第1步：初始化ePWM时间基准和同步信号 EPWM_setTimeBasePeriod(EPWM1_BASE, SYSTEM_PWM_PERIOD); EPWM_setTimeBaseCounterMode(EPWM1_BASE, EPWM_COUNTER_MODE_UP); EPWM_setSyncOutPulseMode(EPWM1_BASE, EPWM_SYNC_OUT_PULSE_ON_COUNTER_ZERO); // 配置其他ePWM子模块（AQ, DB等）... // 第2步：配置CMPSS // 2.1 配置内部DAC（参考源、同步模式） CMPSS_configDAC(CMPSS1_BASE, CMPSS_DAC_REF_VDDA, CMPSS_DAC_SYNC_IN); CMPSS_setDACValueHigh(CMPSS1_BASE, INITIAL_CURRENT_THRESHOLD); // 2.2 配置高比较器（使用内部DAC作为参考） CMPSS_configHighComparator(CMPSS1_BASE, CMPSS_REF_DAC, CMPSS_TRIP_HIGH); // 2.3 配置数字滤波器（滤除短于100ns的毛刺） // 假设TBCLK = 100MHz， 100ns = 10个TBCLK周期。设置采样窗口为10个周期，连续3次采样一致才确认跳变。 CMPSS_configFilterHigh(CMPSS1_BASE, 10, 3); // 2.4 配置输出逻辑（将CTRIPH信号连接到ePWM的Trip Zone 1） CMPSS_configOutputsHigh(CMPSS1_BASE, CMPSS_TRIPOUT_TZ1); // 第3步：配置ePWM的Trip-Zone子模块，响应CMPSS的过流信号 EPWM_enableTripZoneSignals(EPWM1_BASE, EPWM_TZ_SIGNAL_1); // 使能TZ1 EPWM_setTripZoneAction(EPWM1_BASE, EPWM_TZ_ACTION_EVENT_TZA, EPWM_TZ_ACTION_FORCE_HIGH); // TZ1事件强制PWM输出高（或低，根据驱动逻辑） EPWM_setTripZoneCycleByCycle(EPWM1_BASE); // 设置为逐周期跳变，故障清除后下一个周期自动恢复 // 第4步：连接同步信号（通过X-BAR） XBAR_setInputPin(XBAR_INPUT4, XBAR_EPWM1_SYNCPER); // 将EPWM1SYNCPER路由到INPUT4 // 根据具体芯片，可能需要额外寄存器配置，将INPUT4连接到CMPSS1的同步输入。 // 第5步：锁定CMPSS关键配置寄存器（系统初始化最后一步） // 锁定滤波器、DAC控制、比较器控制等，防止运行时被篡改 HWREGH(CMPSS1_BASE + CMPSS_O_COMPLOCK) = 0x000F; // 锁定所有位 // 第6步：启动ePWM计数器 EPWM_startTimeBaseCounter(EPWM1_BASE); } // PWM周期中断服务函数 __interrupt void EPWM1_ISR(void) { // 读取输出电压ADC结果 float Vout = read_output_voltage(); // 运行控制算法（如PID），计算新的峰值电流参考值 Iref_new float Iref_new = run_current_control_loop(Vout); // 将Iref_new转换为DAC码值 uint16_t dac_code = convert_current_to_dac_code(Iref_new); // 写入CMPSS DAC影子寄存器（活动寄存器将在下一个SYNCPER脉冲时更新） CMPSS_setDACValueHigh(CMPSS1_BASE, dac_code); // ... 其他中断处理 EPWM_clearEventTriggerInterruptFlag(EPWM1_BASE); // 清除中断标志 }

4.3 配置顺序的“金科玉律”

先配置，后连接：先完成ePWM和CMPSS所有模块的独立参数配置（周期、模式、滤波器参数等），最后再配置X-BAR进行信号互联。避免在连接建立后，配置过程中产生意外的中间状态触发错误动作。
先功能，后保护：在所有功能参数（DAC值、滤波器窗口、比较器模式）都正确设置并验证后，再执行COMPLOCK的写操作。调试阶段可将锁定代码注释掉。
先同步，后启动：确保同步信号路由正确后，再启动ePWM的计数器。否则，CMPSS可能无法在正确的时刻更新DAC，导致第一个控制周期行为异常。

5. 常见问题排查与调试技巧

即使理解了原理，实际调试中仍会遇到各种问题。以下是一些典型问题及排查思路：

5.1 CMPSS保护似乎未生效，寄存器仍可被修改

检查复位状态：确认在写COMPLOCK之前，系统已经完成了完整的上电复位。某些仿真器的“软重启”可能不会复位所有外设。
检查写操作时机：确保对COMPLOCK的写操作是在目标寄存器（如COMPCTL）配置完成之后。如果先锁定，后配置，配置是无效的。
检查编译器优化：检查是否编译器优化将写COMPLOCK的代码顺序重排了。在写COMPLOCK的语句前后加上内存屏障（__asm(“ nop”)或MemoryBarrier()）或使用volatile关键字访问寄存器。
验证锁定状态：在写COMPLOCK后，立即读取其值并打印或通过调试器查看，确认锁定位已被置1。

5.2 ePWM与CMPSS不同步，DAC更新时机错乱

确认SYNCPER信号源：使用示波器或调试器，检查EPWMxSYNCPER信号是否真的在CTR=ZERO时产生。可以临时将该信号映射到一个GPIO输出进行测量。
检查X-BAR配置：这是最常见的错误源。逐层检查：
1. EPWMxSYNCPER是否成功输出到预期的INPUTXBAR通道？（配置EPWMxSYNCOUTEN和TBCTL2）
2. INPUTXBAR的输出是否连接到了EPWM X-BAR的输入？（配置INPUTXBAR寄存器）
3. EPWM X-BAR的输出是否分配给了目标CMPSS模块的同步输入？（配置EPWMXBAR或CMPSS模块内选择同步源的寄存器）
检查CMPSS DAC同步模式：确认CMPSS_configDAC函数调用时，同步源参数（CMPSS_DAC_SYNC_IN）已正确设置。
检查时序：确保CPU在EPWMxSYNCPER脉冲到来之前，已将新的DAC值写入影子寄存器。最好在PWM周期中断的早期进行写入操作。

5.3 数字滤波器导致响应延迟或无法触发

计算采样窗口：滤波器延迟 = 采样窗口时钟周期数 × 采样时钟周期。如果你的TBCLK是100MHz（10ns），采样窗口设为10，那么仅窗口就需要100ns。再加上“连续N次一致”的判断，延迟更大。要根据需要抑制的噪声脉宽和系统允许的保护延迟来折衷计算。
检查滤波器时钟源：CTRIPxFILCLKCTL寄存器配置了滤波器的时钟源，确保它使用的是正确的时钟（通常是TBCLK或其分频）。
禁用测试：在调试初期，可以先将滤波器采样次数设为1，或者暂时旁路滤波器，确认比较器基础功能正常后，再逐步增加滤波强度。

5.4 Trip-Zone动作不符合预期

确认信号极性：CMPSS的输出可以配置为高有效或低有效。ePWM的Trip-Zone输入也有极性选择。需要确保逻辑链的极性一致。例如，过流时CMPSS输出高，那么ePWM的TZ模块应配置为高电平触发动作。
检查动作配置：EPWM_setTripZoneAction函数配置的是故障发生时输出EPWMxA/B的动作（强制高、低、高阻）。这需要与你的功率级驱动逻辑（高侧导通、低侧导通）相匹配。强制输出高不一定意味着关断，具体取决于你的硬件驱动电路（是否反向）。
区分逐周期与单次：EPWM_setTripZoneCycleByCycle和EPWM_setTripZoneOneShot要区分清楚。逐周期跳变在故障条件消失后下一个PWM周期自动恢复；单次跳变需要软件手动清除标志后才能恢复。

5.5 调试工具与技巧

寄存器视图：熟练使用CCS的寄存器查看窗口，实时监控COMPLOCK、TZFLG、TBCTR、CMPSS DACVALS等关键寄存器的值。
引脚复用：将内部关键信号（如CTRIPH、EPWMxSYNCPER、EPWMxA）通过X-BAR或GPIO MUX映射到物理引脚，用示波器观察，这是最直观的调试手段。
状态机分析：结合ePWM和CMPSS的时序图，在脑海中或纸上画出信号流：TBCTR计数 ->SYNCPER脉冲 -> DAC更新 -> 电流采样 -> 比较器输出 -> 滤波器 -> Trip信号 -> PWM动作。按这个链条分段排查。
最小系统测试：先搭建一个最简单的测试工程：只初始化一个ePWM通道和一个CMPSS，用固定DAC值，在实验室电源限流条件下，手动制造一个过流，观察PWM是否被正确关断。排除其他复杂外设和算法的干扰。

寄存器保护和同步控制，这两项技术一静一动，共同构筑了C2000在实时控制领域高可靠性的基石。静的是COMPLOCK带来的参数稳定性，动的是EPWMxSYNCPER带来的时序精确性。掌握它们，意味着你对系统的控制从“软件可编程”深入到了“硬件可预测”的层面。在实际项目中，我习惯在系统初始化函数的最后，集中进行所有关键外设的寄存器锁定操作，并将其记录在案，作为代码进入“稳态运行”的标志。而对于同步时序，一定要画出系统的时序图，明确每一个关键事件的先后顺序和延迟容限，这往往是在调试棘手问题时最快定位根源的方法。