1. 项目概述与核心价值在嵌入式系统尤其是数字信号处理DSP和音频编解码领域实现稳定、可靠的串行数据通信是基本功。德州仪器TI的TMS320系列DSP中集成的多通道缓冲串行端口McBSP是一个功能极其强大的同步串行接口它远不止是一个简单的SPI或I2C。很多工程师初次接触McBSP的官方技术手册时往往会被其中海量的寄存器位和配置选项淹没感觉无从下手。实际上只要理解了其核心的“时钟生成”与“数据帧组织”两大逻辑就能化繁为简。今天我们就来深入拆解McBSP的两大基石采样率生成器SRG的时钟配置与发送器Transmitter的编程详解。这不仅仅是寄存器配置的罗列我会结合我过去在音频处理、电力线通信等项目中实际调试McBSP的经验告诉你每个参数背后的设计意图、常见的配置“坑点”以及如何根据你的具体应用比如是连接音频编解码器还是作为TDM总线的主设备来选择和计算这些参数。无论你是正在调试一块新的音频板卡还是试图理解一个遗留项目中复杂的McBSP配置代码这篇文章都能帮你建立起清晰的概念和实操能力。2. 采样率生成器SRG时钟配置详解采样率生成器是McBSP的“心脏”它为数据的发送和接收提供最基础的位时钟CLKG和帧同步信号FSG。它的配置直接决定了通信的速率和时序稳定性。很多人配置时钟出错导致数据错位、噪声大根源往往就在这里。2.1 核心分频器CLKGDV寄存器这是SRG最核心、也是最容易算错的一个参数。CLKGDV位于SRGR1寄存器的低8位它的值决定了输入时钟如何分频以产生位时钟CLKG。公式与原理 官方手册给出的公式是CLKG频率 输入时钟频率 / (CLKGDV 1)。默认值是1即二分频。 这个公式看似简单但关键在于理解“输入时钟”是什么。这个输入时钟可以是DSP的低速外设时钟LSPCLK也可以是来自外部引脚MCLKX或MCLKR的时钟信号。你需要先确定你的时钟源和其频率才能反推出需要的CLKGDV值。计算实例 假设你的DSP系统LSPCLK为50MHz你需要为音频编解码器生成一个位时钟BCLK为12.288MHz这是很多48kHz采样率、256倍过采样音频系统的标准时钟。 计算过程CLKGDV (LSPCLK / 目标CLKG) - 1 (50MHz / 12.288MHz) - 1 ≈ 4.069 - 1 ≈ 3.069。 显然我们无法设置小数值。此时你有两个选择调整目标取整CLKGDV 3则实际CLKG 50MHz / (31) 12.5MHz。这会导致音频采样率轻微偏移约48.828kHz对于非严格同步的应用可能可以接受。调整源更换时钟源。例如使用一个外部有源晶振直接提供12.288MHz时钟给MCLKX引脚然后将CLKGDV设为0即1分频直通。这是获得精确时钟的最佳实践。实操心得在音频等高精度应用中强烈建议使用外部高质量晶振作为McBSP的主时钟源并通过CLKGDV0直通或者使用一个整数分频比如2、4、8。避免使用非整数的分频比可以减少时钟抖动Jitter提升音质。占空比问题 手册中提到当CLKGDV为奇数或0时CLKG的占空比为50%。当CLKGDV为偶数2p时高电平持续p1个周期低电平持续p个周期。 这意味着如果你需要严格的50%占空比时钟很多高速ADC/DAC要求CLKGDV必须设置为奇数或0。例如需要4分频CLKGDV3是50%占空比而2分频CLKGDV1也是50%。但如果你设置CLKGDV23分频占空比将是2:1高电平2周期低电平1周期。这在驱动某些对时钟对称性敏感的器件时可能导致问题。2.2 时钟同步模式GSYNC寄存器位GSYNC位SRGR2[15]是一个容易被忽略但至关重要的配置它仅在SRG的输入时钟源为外部引脚MCLKR或MCLKX时有效。GSYNC 0自由运行模式。CLKG和FSG完全由内部SRG根据CLKGDV和FPER帧周期寄存器独立生成与外部时钟源不同步。这是最常用的模式适用于McBSP作为主设备Master提供时钟给从设备。GSYNC 1同步模式。此时CLKG的运行会被外部输入时钟“牵引”。当在FSR引脚上检测到一个同步脉冲时内部CLKG会被调整以与外部MCLKR/X的时钟边沿同步并且FSG脉冲只在FSR有脉冲时产生忽略内部的FPER设置。应用场景与避坑指南 这个模式主要用于多DSP系统或McBSP作为从设备Slave且需要与一个全局时钟严格对齐的场景。例如多个DSP通过McBSP进行TDM时分复用通信共享同一个主时钟和帧同步信号。此时所有从设备的McBSP都应配置为GSYNC1输入时钟选择外部MCLKR并由主设备提供统一的MCLKX和FSX信号连接到从设备的MCLKR和FSR。踩过的坑在一次多核DSP协同处理的项目中我们曾遇到数据偶尔错位的问题。排查后发现一个核的McBSP配置成了GSYNC0自由运行虽然它的输入时钟频率和主设备相同但由于晶振的微小差异和启动时间的随机性长期运行后时钟相位会缓慢漂移最终导致帧同步错位。将全部从设备改为GSYNC1后问题彻底解决。记住只要系统中有且仅应有一个主时钟源其他所有设备的时钟都必须同步于此源。2.3 时钟源与极性选择时钟配置的最后一步是告诉SRG你的输入时钟从哪里来以及如何采样它。时钟源选择SCLKME和CLKSM 通过PCR[7]SCLKME和SRGR2[13]CLKSM组合选择共有四种模式SCLKMECLKSM时钟源01LSPCLK默认。最常用时钟来自DSP内部。10MCLKR引脚。从MCLKR引脚获取外部时钟。11MCLKX引脚。从MCLKX引脚获取外部时钟。00保留。不要使用。时钟极性选择CLKXP/CLKRP 这决定了使用外部时钟源的哪个边沿来驱动内部CLKG和FSG的转换。CLKXP当使用MCLKX作为输入时钟源时SCLKME1, CLKSM1CLKXP0表示MCLKX上升沿有效CLKXP1表示下降沿有效。CLKRP当使用MCLKR作为输入时钟源时SCLKME1, CLKSM0注意其定义与CLKXP相反CLKRP0表示MCLKR下降沿有效CLKRP1表示上升沿有效。这一点非常容易混淆我个人的记忆方法是CLKXP是“发送时钟极性”而CLKRP是“接收时钟极性”。在大多数标准SPI模式中主设备在时钟的一个边沿输出数据从设备在另一个边沿采样数据。因此主从设备的极性设置通常是相反的。McBSP为了兼容这种模式故意将CLKRP的定义反过来。在配置时务必对照连接设备的时序图进行设置。3. 发送器Transmitter配置全流程解析配置好时钟相当于修好了高速公路。接下来我们要制定交通规则即如何组织数据在高速公路上传输。这就是发送器配置的工作。3.1 配置流程与复位顺序发送器的配置必须遵循一个严格的顺序否则可能导致不可预测的行为或根本无法启动。官方流程是复位发送器将SPCR2中的XRST位设为0。编程所有相关寄存器配置帧格式、字长、时钟等所有参数。使能发送器将XRST位设为1。关键细节与陷阱全局复位DSP的硬件复位XRS信号会将整个McBSP包括接收器RRST、发送器XRST、采样率生成器GRST和帧同步逻辑FRST全部置于复位状态0。上电后你需要手动将它们使能置1。使能顺序一个最佳实践是先使能采样率生成器GRST1再使能帧同步逻辑FRST1最后使能发送器或接收器XRST1或RRST1。这确保了时钟和帧信号稳定后再启动数据收发。DMA联动如果使用DMA为McBSP搬运数据务必在释放发送器复位XRST1之前先配置好DMA通道和相关中断。因为一旦XRST置1发送准备好标志XRDY会立即跳变如果DMA尚未就绪就会错过这个边缘触发信号导致DMA无法启动传输。手册中特别强调了这一点我早期就曾因此调试了半天。3.2 帧结构设计相位、字长与帧长这是定义数据包格式的核心对应于XCR1和XCR2寄存器。帧相位XPHASE一个帧可以包含1个或2个相位Phase。你可以把相位理解为数据帧内不同格式的数据段。例如在语音通信中Phase 1传输语音数据16位Phase 2传输控制信令8位。单相位帧更常见。字长XWDLEN1/2定义每个相位内每个串行字Word包含多少位。可选8、12、16、20、24、32位。对于I2S音频通常设置为16、24或32位。注意如果启用了压缩扩展Companding或LSB优先模式字长必须设置为8位000b否则模块会强制按8位处理。帧长XFRLEN1/2定义每个相位包含多少个串行字。这是一个7位字段可编程值为0-127对应的实际字数为XFRLENx 1因此范围是1-128个字。单相位帧总字数 XFRLEN1 1双相位帧总字数 (XFRLEN1 1) (XFRLEN2 1)配置示例配置一个标准的I2S格式帧单相位左对齐。XPHASE 0单相位。XWDLEN1 010b16位字长假设音频数据为16位。XFRLEN1 11 1 2个字/帧。在I2S中一帧包含左声道数据和右声道数据两个“字”。注意I2S的帧同步信号WS宽度是一个字长这与McBSP的帧同步脉冲通常是一个比特宽度不同需要通过数据延迟XDATDLY来调整对齐下文会讲。3.3 数据延迟XDATDLY的妙用XDATDLYXCR2[1:0]定义了帧同步脉冲有效后延迟多少个位时钟才开始传输第一个数据位。可选0、1、2位延迟。XDATDLY 01b1位延迟这是最常用、最安全的值。在大多数串行协议包括SPI、I2S中帧同步信号如片选CS或左右时钟WS有效后数据在下一个时钟边沿才有效。1位延迟正好匹配这种模式。XDATDLY 00b0位延迟数据与帧同步信号在同一时钟边沿开始。这要求数据必须提前准备好对时序要求苛刻通常用于一些自定义的、高速的私有协议通用性差。XDATDLY 10b2位延迟一个非常特殊的用途用于处理带“帧比特”的协议例如某些T1/E1电信帧格式。如图34-57所示第一个延迟位可以跳过帧同步脉冲本身第二个延迟位可以跳过紧随其后的“帧比特”直接从有效数据开始接收。实操心得除非你非常清楚协议要求否则在99%的情况下将RDATDLY和XDATDLY都设置为01b1位延迟是不会错的起点。这是匹配绝大多数同步串行设备时序的“万能钥匙”。3.4 高级功能压缩扩展、LSB优先与错误处理压缩扩展Companding通过XCOMPAND位选择μ-law或A-law格式。这是一种在电信中广泛使用的音频压缩技术将13/14位的动态范围压缩到8位进行传输以节省带宽。关键点启用此功能时必须确保字长设置为8位并且需要将待压缩的13/14位数据左对齐放置到16位的DXR1寄存器中低位置零如图34-5434-55所示。在接收端McBSP会自动将其扩展回16位线性格式。LSB优先传输设置XCOMPAND01b可以在不压缩的情况下实现8位数据的LSB最低有效位优先传输。这用于兼容某些特殊的8位协议。帧同步忽略XFIG当XFIG0时如果在传输一帧数据的过程中出现了意外的帧同步脉冲McBSP会认为发生了同步错误XSYNCERR置1并中止当前传输重新发送当前字。当XFIG1时则忽略这些意外脉冲继续传输。在噪声较大的环境中或者帧同步信号可能产生毛刺时可以设置为忽略模式以避免数据不断重启。但在要求严格同步的系统中应设置为检测错误以便上层软件能感知到同步丢失。3.5 多通道选择模式XMCM这是McBSP“多通道”能力的精髓用于TDM时分复用系统。在一个帧周期比如128个时隙内你可能只想在其中的某几个时隙通道发送或接收数据其他时隙留给其他设备。XMCM模式就是用来启用和屏蔽特定通道的。XMCM 00b所有通道均启用且未屏蔽。最简单模式。XMCM 01b所有通道默认禁用只有在XCER发送通道使能寄存器中明确使能的通道才会被发送。XMCM 10b所有通道默认启用但被屏蔽不发送只有在XCER中选中的通道才会被解除屏蔽并发送。XMCM 11b对称收发模式。发送通道的使能取决于接收通道使能寄存器RCER。只有被接收使能的通道才能被发送并且还需要在XCER中解除屏蔽。这用于全双工对称通信。XCER寄存器是一个位图每一位对应一个通道时隙。通过XMCME位可以选择是32通道模式还是128通道模式。在128通道模式下有8个XCER寄存器A-H每个管理16个通道。配置案例在一个128时隙的TDM总线上我们的设备只需要在第0、1、32、33时隙发送数据。设置XMCM 01b使能才发送。设置XMCME 1128通道模式。在XCERA寄存器中设置XCE01XCE11使能通道0和1。在XCERC寄存器中设置XCE01XCE11使能通道32和33因为XCERC对应Block 2通道32-47。 这样McBSP就只会在这些指定的时隙内将数据驱动到数据线上在其他时隙保持高阻或默认状态避免了总线冲突。4. 完整配置案例驱动音频编解码器以I2S为例让我们以一个具体的例子将上述所有知识点串联起来配置McBSP作为I2S主设备驱动一个外部音频编解码器如TI的TLV320AIC3101。目标生成48kHz采样率24位数据深度的I2S流。假设DSP的LSPCLK 50MHz。编解码器需要主时钟MCLK 12.288MHz位时钟BCLK 3.072MHzMCLK/4左右时钟WCLK 48kHzBCLK/64。步骤1时钟树规划由于需要精确的12.288MHz而50MHz无法整数分频得到我们决定使用外部有源晶振提供12.288MHz连接到DSP的MCLKX引脚。SRG输入时钟源选择MCLKX引脚。设置SCLKME1,CLKSM1。CLKGDV计算我们需要从12.288MHz的输入时钟得到3.072MHz的BCLK即CLKG。CLKGDV (12.288 / 3.072) - 1 3。CLKGDV3是奇数可以产生50%占比。帧同步FSG频率即WCLK 48kHz。FSG由CLKG分频得到分频系数由FPER决定。FPER (CLKG / FSG) - 1 (3.072MHz / 48kHz) - 1 63。设置FPER 63。时钟极性标准I2S模式下数据在BCLK的下降沿变化在上升沿被采样。发送器在时钟下降沿输出数据。因此对于McBSP主设备的发送时钟CLKX即我们生成的CLKG应配置为在下降沿驱动数据变化。这需要设置CLKXP1对于MCLKX作为输入源CLKXP1表示下降沿有效。由于我们使用内部SRG生成时钟驱动CLKX引脚给编解码器这个极性设置会影响CLKX引脚输出的波形。步骤2发送器帧结构配置XPHASE 0I2S为单相位帧。XWDLEN1 100b24位字长。XFRLEN1 1每帧2个字左声道和右声道。1 1 2。XDATDLY 01b1位数据延迟。I2S协议中WCLK变化后数据在下一个BCLK边沿有效符合1位延迟。XFIG 1忽略意外帧同步。在稳定的主模式下可以开启。XCOMPAND 00b不压缩MSB先发。CLKSTP 00b禁用时钟停止模式非SPI模式。步骤3引脚与收发器使能配置GPIO复用寄存器将CLKX,FSX,DX引脚功能设置为McBSP。在PCR寄存器中确保相关保留位为0。编程顺序 a. 写SPCR2设置XRST 0,GRST 0,FRST 0全部复位。 b. 配置所有静态寄存器SRGR1/2,XCR1/2,PCR等。 c. 置GRST 1启动采样率生成器此时CLKG开始运行。 d. 等待至少2个CLKG周期软件延时。 e. 置FRST 1启动帧同步生成FSG开始产生。 f. 置XRST 1使能发送器。步骤4数据搬移配置DMA或使用CPU轮询/中断方式将音频数据写入DXR1寄存器。当XRDY标志为1时表示发送缓冲区空可以写入新数据。5. 调试技巧与常见问题排查即使按照手册配置实际调试中也可能遇到各种问题。以下是一些常见症状和排查思路问题1完全没有时钟或帧同步信号输出。检查引脚复用配置是否正确GPIO是否被正确设置为McBSP功能而非普通IO检查GRST和FRST位是否已置1XRST或RRST是否已置1必须严格按照复位-配置-使能的顺序。检查时钟源选择SCLKME和CLKSM是否正确如果用外部时钟引脚上有信号吗用电平是否合适测量用示波器测量MCLKX/R、CLKX/R、FSX/R引脚。如果内部生成CLKX和FSX应有输出。问题2有时钟和帧同步但没有数据输出。检查数据延迟XDATDLY设置是否合适对于大多数标准从设备尝试改为01b。检查发送器是否已准备好XRDY1数据是否已被写入DXR1寄存器检查在多通道模式下是否在XCER寄存器中使能了目标通道检查DXENA位是否被误置为1这会在第一个比特前插入一个额外的延迟可能导致从设备采样错位。在非多McBSP并联的情况下通常设为0。问题3数据错位或采样到错误数据。检查时钟极性CLKXP/CLKRP。这是最高频的错误原因用示波器同时测量CLKX和DX信号。根据协议如I2S、SPI Mode 0等确定数据应在时钟的哪个边沿变化哪个边沿稳定。调整CLKXP直至匹配。检查字长XWDLEN1是否与从设备期望的位数一致例如从设备是16位ADC你却配置为24位会导致数据流对齐错误。检查帧长XFRLEN1是否匹配如果从设备期望每帧1个字你配置了2个字那么每两帧数据才会被正确解析一次。问题4通信不稳定偶尔出现乱码。检查CLKGDV分频比是否过大过高的分频可能导致时钟抖动增大。尽量使用较低的CLKGDV值即更高的输入时钟频率进行分频。检查在多个设备共享时钟的系统中是否所有从设备都应配置为GSYNC1并正确连接FSR检查电源和地是否干净时钟和数据线是否有过冲或振铃在高速情况下可能需要串联匹配电阻。使用数字逻辑分析仪或示波器的协议解码功能如I2S、SPI解码是调试McBSP的终极利器。它能直观地显示时钟、帧同步和数据波形的关系让你一眼就能看出极性、延迟、字长是否配置正确远比盲目修改寄存器有效率得多。配置McBSP就像在组装一个精密的机械钟表时钟部分是发条和齿轮发送器部分是表盘和指针。每一步配置都必须严丝合缝。理解每个寄存器位背后的物理意义结合清晰的时序图和你手中示波器的实测波形就能让这套强大的串行引擎为你精准工作。
1. 项目概述与核心价值在嵌入式系统尤其是数字信号处理DSP和音频编解码领域实现稳定、可靠的串行数据通信是基本功。德州仪器TI的TMS320系列DSP中集成的多通道缓冲串行端口McBSP是一个功能极其强大的同步串行接口它远不止是一个简单的SPI或I2C。很多工程师初次接触McBSP的官方技术手册时往往会被其中海量的寄存器位和配置选项淹没感觉无从下手。实际上只要理解了其核心的“时钟生成”与“数据帧组织”两大逻辑就能化繁为简。今天我们就来深入拆解McBSP的两大基石采样率生成器SRG的时钟配置与发送器Transmitter的编程详解。这不仅仅是寄存器配置的罗列我会结合我过去在音频处理、电力线通信等项目中实际调试McBSP的经验告诉你每个参数背后的设计意图、常见的配置“坑点”以及如何根据你的具体应用比如是连接音频编解码器还是作为TDM总线的主设备来选择和计算这些参数。无论你是正在调试一块新的音频板卡还是试图理解一个遗留项目中复杂的McBSP配置代码这篇文章都能帮你建立起清晰的概念和实操能力。2. 采样率生成器SRG时钟配置详解采样率生成器是McBSP的“心脏”它为数据的发送和接收提供最基础的位时钟CLKG和帧同步信号FSG。它的配置直接决定了通信的速率和时序稳定性。很多人配置时钟出错导致数据错位、噪声大根源往往就在这里。2.1 核心分频器CLKGDV寄存器这是SRG最核心、也是最容易算错的一个参数。CLKGDV位于SRGR1寄存器的低8位它的值决定了输入时钟如何分频以产生位时钟CLKG。公式与原理 官方手册给出的公式是CLKG频率 输入时钟频率 / (CLKGDV 1)。默认值是1即二分频。 这个公式看似简单但关键在于理解“输入时钟”是什么。这个输入时钟可以是DSP的低速外设时钟LSPCLK也可以是来自外部引脚MCLKX或MCLKR的时钟信号。你需要先确定你的时钟源和其频率才能反推出需要的CLKGDV值。计算实例 假设你的DSP系统LSPCLK为50MHz你需要为音频编解码器生成一个位时钟BCLK为12.288MHz这是很多48kHz采样率、256倍过采样音频系统的标准时钟。 计算过程CLKGDV (LSPCLK / 目标CLKG) - 1 (50MHz / 12.288MHz) - 1 ≈ 4.069 - 1 ≈ 3.069。 显然我们无法设置小数值。此时你有两个选择调整目标取整CLKGDV 3则实际CLKG 50MHz / (31) 12.5MHz。这会导致音频采样率轻微偏移约48.828kHz对于非严格同步的应用可能可以接受。调整源更换时钟源。例如使用一个外部有源晶振直接提供12.288MHz时钟给MCLKX引脚然后将CLKGDV设为0即1分频直通。这是获得精确时钟的最佳实践。实操心得在音频等高精度应用中强烈建议使用外部高质量晶振作为McBSP的主时钟源并通过CLKGDV0直通或者使用一个整数分频比如2、4、8。避免使用非整数的分频比可以减少时钟抖动Jitter提升音质。占空比问题 手册中提到当CLKGDV为奇数或0时CLKG的占空比为50%。当CLKGDV为偶数2p时高电平持续p1个周期低电平持续p个周期。 这意味着如果你需要严格的50%占空比时钟很多高速ADC/DAC要求CLKGDV必须设置为奇数或0。例如需要4分频CLKGDV3是50%占空比而2分频CLKGDV1也是50%。但如果你设置CLKGDV23分频占空比将是2:1高电平2周期低电平1周期。这在驱动某些对时钟对称性敏感的器件时可能导致问题。2.2 时钟同步模式GSYNC寄存器位GSYNC位SRGR2[15]是一个容易被忽略但至关重要的配置它仅在SRG的输入时钟源为外部引脚MCLKR或MCLKX时有效。GSYNC 0自由运行模式。CLKG和FSG完全由内部SRG根据CLKGDV和FPER帧周期寄存器独立生成与外部时钟源不同步。这是最常用的模式适用于McBSP作为主设备Master提供时钟给从设备。GSYNC 1同步模式。此时CLKG的运行会被外部输入时钟“牵引”。当在FSR引脚上检测到一个同步脉冲时内部CLKG会被调整以与外部MCLKR/X的时钟边沿同步并且FSG脉冲只在FSR有脉冲时产生忽略内部的FPER设置。应用场景与避坑指南 这个模式主要用于多DSP系统或McBSP作为从设备Slave且需要与一个全局时钟严格对齐的场景。例如多个DSP通过McBSP进行TDM时分复用通信共享同一个主时钟和帧同步信号。此时所有从设备的McBSP都应配置为GSYNC1输入时钟选择外部MCLKR并由主设备提供统一的MCLKX和FSX信号连接到从设备的MCLKR和FSR。踩过的坑在一次多核DSP协同处理的项目中我们曾遇到数据偶尔错位的问题。排查后发现一个核的McBSP配置成了GSYNC0自由运行虽然它的输入时钟频率和主设备相同但由于晶振的微小差异和启动时间的随机性长期运行后时钟相位会缓慢漂移最终导致帧同步错位。将全部从设备改为GSYNC1后问题彻底解决。记住只要系统中有且仅应有一个主时钟源其他所有设备的时钟都必须同步于此源。2.3 时钟源与极性选择时钟配置的最后一步是告诉SRG你的输入时钟从哪里来以及如何采样它。时钟源选择SCLKME和CLKSM 通过PCR[7]SCLKME和SRGR2[13]CLKSM组合选择共有四种模式SCLKMECLKSM时钟源01LSPCLK默认。最常用时钟来自DSP内部。10MCLKR引脚。从MCLKR引脚获取外部时钟。11MCLKX引脚。从MCLKX引脚获取外部时钟。00保留。不要使用。时钟极性选择CLKXP/CLKRP 这决定了使用外部时钟源的哪个边沿来驱动内部CLKG和FSG的转换。CLKXP当使用MCLKX作为输入时钟源时SCLKME1, CLKSM1CLKXP0表示MCLKX上升沿有效CLKXP1表示下降沿有效。CLKRP当使用MCLKR作为输入时钟源时SCLKME1, CLKSM0注意其定义与CLKXP相反CLKRP0表示MCLKR下降沿有效CLKRP1表示上升沿有效。这一点非常容易混淆我个人的记忆方法是CLKXP是“发送时钟极性”而CLKRP是“接收时钟极性”。在大多数标准SPI模式中主设备在时钟的一个边沿输出数据从设备在另一个边沿采样数据。因此主从设备的极性设置通常是相反的。McBSP为了兼容这种模式故意将CLKRP的定义反过来。在配置时务必对照连接设备的时序图进行设置。3. 发送器Transmitter配置全流程解析配置好时钟相当于修好了高速公路。接下来我们要制定交通规则即如何组织数据在高速公路上传输。这就是发送器配置的工作。3.1 配置流程与复位顺序发送器的配置必须遵循一个严格的顺序否则可能导致不可预测的行为或根本无法启动。官方流程是复位发送器将SPCR2中的XRST位设为0。编程所有相关寄存器配置帧格式、字长、时钟等所有参数。使能发送器将XRST位设为1。关键细节与陷阱全局复位DSP的硬件复位XRS信号会将整个McBSP包括接收器RRST、发送器XRST、采样率生成器GRST和帧同步逻辑FRST全部置于复位状态0。上电后你需要手动将它们使能置1。使能顺序一个最佳实践是先使能采样率生成器GRST1再使能帧同步逻辑FRST1最后使能发送器或接收器XRST1或RRST1。这确保了时钟和帧信号稳定后再启动数据收发。DMA联动如果使用DMA为McBSP搬运数据务必在释放发送器复位XRST1之前先配置好DMA通道和相关中断。因为一旦XRST置1发送准备好标志XRDY会立即跳变如果DMA尚未就绪就会错过这个边缘触发信号导致DMA无法启动传输。手册中特别强调了这一点我早期就曾因此调试了半天。3.2 帧结构设计相位、字长与帧长这是定义数据包格式的核心对应于XCR1和XCR2寄存器。帧相位XPHASE一个帧可以包含1个或2个相位Phase。你可以把相位理解为数据帧内不同格式的数据段。例如在语音通信中Phase 1传输语音数据16位Phase 2传输控制信令8位。单相位帧更常见。字长XWDLEN1/2定义每个相位内每个串行字Word包含多少位。可选8、12、16、20、24、32位。对于I2S音频通常设置为16、24或32位。注意如果启用了压缩扩展Companding或LSB优先模式字长必须设置为8位000b否则模块会强制按8位处理。帧长XFRLEN1/2定义每个相位包含多少个串行字。这是一个7位字段可编程值为0-127对应的实际字数为XFRLENx 1因此范围是1-128个字。单相位帧总字数 XFRLEN1 1双相位帧总字数 (XFRLEN1 1) (XFRLEN2 1)配置示例配置一个标准的I2S格式帧单相位左对齐。XPHASE 0单相位。XWDLEN1 010b16位字长假设音频数据为16位。XFRLEN1 11 1 2个字/帧。在I2S中一帧包含左声道数据和右声道数据两个“字”。注意I2S的帧同步信号WS宽度是一个字长这与McBSP的帧同步脉冲通常是一个比特宽度不同需要通过数据延迟XDATDLY来调整对齐下文会讲。3.3 数据延迟XDATDLY的妙用XDATDLYXCR2[1:0]定义了帧同步脉冲有效后延迟多少个位时钟才开始传输第一个数据位。可选0、1、2位延迟。XDATDLY 01b1位延迟这是最常用、最安全的值。在大多数串行协议包括SPI、I2S中帧同步信号如片选CS或左右时钟WS有效后数据在下一个时钟边沿才有效。1位延迟正好匹配这种模式。XDATDLY 00b0位延迟数据与帧同步信号在同一时钟边沿开始。这要求数据必须提前准备好对时序要求苛刻通常用于一些自定义的、高速的私有协议通用性差。XDATDLY 10b2位延迟一个非常特殊的用途用于处理带“帧比特”的协议例如某些T1/E1电信帧格式。如图34-57所示第一个延迟位可以跳过帧同步脉冲本身第二个延迟位可以跳过紧随其后的“帧比特”直接从有效数据开始接收。实操心得除非你非常清楚协议要求否则在99%的情况下将RDATDLY和XDATDLY都设置为01b1位延迟是不会错的起点。这是匹配绝大多数同步串行设备时序的“万能钥匙”。3.4 高级功能压缩扩展、LSB优先与错误处理压缩扩展Companding通过XCOMPAND位选择μ-law或A-law格式。这是一种在电信中广泛使用的音频压缩技术将13/14位的动态范围压缩到8位进行传输以节省带宽。关键点启用此功能时必须确保字长设置为8位并且需要将待压缩的13/14位数据左对齐放置到16位的DXR1寄存器中低位置零如图34-5434-55所示。在接收端McBSP会自动将其扩展回16位线性格式。LSB优先传输设置XCOMPAND01b可以在不压缩的情况下实现8位数据的LSB最低有效位优先传输。这用于兼容某些特殊的8位协议。帧同步忽略XFIG当XFIG0时如果在传输一帧数据的过程中出现了意外的帧同步脉冲McBSP会认为发生了同步错误XSYNCERR置1并中止当前传输重新发送当前字。当XFIG1时则忽略这些意外脉冲继续传输。在噪声较大的环境中或者帧同步信号可能产生毛刺时可以设置为忽略模式以避免数据不断重启。但在要求严格同步的系统中应设置为检测错误以便上层软件能感知到同步丢失。3.5 多通道选择模式XMCM这是McBSP“多通道”能力的精髓用于TDM时分复用系统。在一个帧周期比如128个时隙内你可能只想在其中的某几个时隙通道发送或接收数据其他时隙留给其他设备。XMCM模式就是用来启用和屏蔽特定通道的。XMCM 00b所有通道均启用且未屏蔽。最简单模式。XMCM 01b所有通道默认禁用只有在XCER发送通道使能寄存器中明确使能的通道才会被发送。XMCM 10b所有通道默认启用但被屏蔽不发送只有在XCER中选中的通道才会被解除屏蔽并发送。XMCM 11b对称收发模式。发送通道的使能取决于接收通道使能寄存器RCER。只有被接收使能的通道才能被发送并且还需要在XCER中解除屏蔽。这用于全双工对称通信。XCER寄存器是一个位图每一位对应一个通道时隙。通过XMCME位可以选择是32通道模式还是128通道模式。在128通道模式下有8个XCER寄存器A-H每个管理16个通道。配置案例在一个128时隙的TDM总线上我们的设备只需要在第0、1、32、33时隙发送数据。设置XMCM 01b使能才发送。设置XMCME 1128通道模式。在XCERA寄存器中设置XCE01XCE11使能通道0和1。在XCERC寄存器中设置XCE01XCE11使能通道32和33因为XCERC对应Block 2通道32-47。 这样McBSP就只会在这些指定的时隙内将数据驱动到数据线上在其他时隙保持高阻或默认状态避免了总线冲突。4. 完整配置案例驱动音频编解码器以I2S为例让我们以一个具体的例子将上述所有知识点串联起来配置McBSP作为I2S主设备驱动一个外部音频编解码器如TI的TLV320AIC3101。目标生成48kHz采样率24位数据深度的I2S流。假设DSP的LSPCLK 50MHz。编解码器需要主时钟MCLK 12.288MHz位时钟BCLK 3.072MHzMCLK/4左右时钟WCLK 48kHzBCLK/64。步骤1时钟树规划由于需要精确的12.288MHz而50MHz无法整数分频得到我们决定使用外部有源晶振提供12.288MHz连接到DSP的MCLKX引脚。SRG输入时钟源选择MCLKX引脚。设置SCLKME1,CLKSM1。CLKGDV计算我们需要从12.288MHz的输入时钟得到3.072MHz的BCLK即CLKG。CLKGDV (12.288 / 3.072) - 1 3。CLKGDV3是奇数可以产生50%占比。帧同步FSG频率即WCLK 48kHz。FSG由CLKG分频得到分频系数由FPER决定。FPER (CLKG / FSG) - 1 (3.072MHz / 48kHz) - 1 63。设置FPER 63。时钟极性标准I2S模式下数据在BCLK的下降沿变化在上升沿被采样。发送器在时钟下降沿输出数据。因此对于McBSP主设备的发送时钟CLKX即我们生成的CLKG应配置为在下降沿驱动数据变化。这需要设置CLKXP1对于MCLKX作为输入源CLKXP1表示下降沿有效。由于我们使用内部SRG生成时钟驱动CLKX引脚给编解码器这个极性设置会影响CLKX引脚输出的波形。步骤2发送器帧结构配置XPHASE 0I2S为单相位帧。XWDLEN1 100b24位字长。XFRLEN1 1每帧2个字左声道和右声道。1 1 2。XDATDLY 01b1位数据延迟。I2S协议中WCLK变化后数据在下一个BCLK边沿有效符合1位延迟。XFIG 1忽略意外帧同步。在稳定的主模式下可以开启。XCOMPAND 00b不压缩MSB先发。CLKSTP 00b禁用时钟停止模式非SPI模式。步骤3引脚与收发器使能配置GPIO复用寄存器将CLKX,FSX,DX引脚功能设置为McBSP。在PCR寄存器中确保相关保留位为0。编程顺序 a. 写SPCR2设置XRST 0,GRST 0,FRST 0全部复位。 b. 配置所有静态寄存器SRGR1/2,XCR1/2,PCR等。 c. 置GRST 1启动采样率生成器此时CLKG开始运行。 d. 等待至少2个CLKG周期软件延时。 e. 置FRST 1启动帧同步生成FSG开始产生。 f. 置XRST 1使能发送器。步骤4数据搬移配置DMA或使用CPU轮询/中断方式将音频数据写入DXR1寄存器。当XRDY标志为1时表示发送缓冲区空可以写入新数据。5. 调试技巧与常见问题排查即使按照手册配置实际调试中也可能遇到各种问题。以下是一些常见症状和排查思路问题1完全没有时钟或帧同步信号输出。检查引脚复用配置是否正确GPIO是否被正确设置为McBSP功能而非普通IO检查GRST和FRST位是否已置1XRST或RRST是否已置1必须严格按照复位-配置-使能的顺序。检查时钟源选择SCLKME和CLKSM是否正确如果用外部时钟引脚上有信号吗用电平是否合适测量用示波器测量MCLKX/R、CLKX/R、FSX/R引脚。如果内部生成CLKX和FSX应有输出。问题2有时钟和帧同步但没有数据输出。检查数据延迟XDATDLY设置是否合适对于大多数标准从设备尝试改为01b。检查发送器是否已准备好XRDY1数据是否已被写入DXR1寄存器检查在多通道模式下是否在XCER寄存器中使能了目标通道检查DXENA位是否被误置为1这会在第一个比特前插入一个额外的延迟可能导致从设备采样错位。在非多McBSP并联的情况下通常设为0。问题3数据错位或采样到错误数据。检查时钟极性CLKXP/CLKRP。这是最高频的错误原因用示波器同时测量CLKX和DX信号。根据协议如I2S、SPI Mode 0等确定数据应在时钟的哪个边沿变化哪个边沿稳定。调整CLKXP直至匹配。检查字长XWDLEN1是否与从设备期望的位数一致例如从设备是16位ADC你却配置为24位会导致数据流对齐错误。检查帧长XFRLEN1是否匹配如果从设备期望每帧1个字你配置了2个字那么每两帧数据才会被正确解析一次。问题4通信不稳定偶尔出现乱码。检查CLKGDV分频比是否过大过高的分频可能导致时钟抖动增大。尽量使用较低的CLKGDV值即更高的输入时钟频率进行分频。检查在多个设备共享时钟的系统中是否所有从设备都应配置为GSYNC1并正确连接FSR检查电源和地是否干净时钟和数据线是否有过冲或振铃在高速情况下可能需要串联匹配电阻。使用数字逻辑分析仪或示波器的协议解码功能如I2S、SPI解码是调试McBSP的终极利器。它能直观地显示时钟、帧同步和数据波形的关系让你一眼就能看出极性、延迟、字长是否配置正确远比盲目修改寄存器有效率得多。配置McBSP就像在组装一个精密的机械钟表时钟部分是发条和齿轮发送器部分是表盘和指针。每一步配置都必须严丝合缝。理解每个寄存器位背后的物理意义结合清晰的时序图和你手中示波器的实测波形就能让这套强大的串行引擎为你精准工作。
 - 亨得利官方服务中心)
![[C++]内存管理：串顺序存储的内存回收](http://pic.xiahunao.cn/yaotu/[C++]内存管理：串顺序存储的内存回收)
