1. 项目概述与核心价值在嵌入式系统开发中I2C总线因其简洁的两线制SCL时钟线、SDA数据线和主从多设备架构成为连接各类传感器、EEPROM、RTC等外设的首选。然而当数据吞吐量增大或系统实时性要求提高时传统的字节传输模式每传输一个字节产生一次中断会带来巨大的CPU中断开销成为系统性能的瓶颈。为了解决这个问题现代的高性能I2C控制器例如TI的AM335x、AM57x等系列处理器中集成的多主高速I2C控制器引入了FIFO缓冲区和DMA请求机制。这个项目要探讨的正是如何驾驭这套复杂的硬件机制。简单来说FIFO就像一个数据中转站发送时CPU或DMA可以一次性写入多个字节到FIFO控制器再按I2C时序逐个发出接收时控制器将收到的字节暂存于FIFO攒够一定数量再通知CPU或DMA批量取走。而DMA请求则是FIFO与系统DMA控制器之间的“暗号”当FIFO数据量达到预设的“阈值”时它会自动拉低一个信号线告诉DMA“我这有活儿了快来搬数据”整个过程无需CPU干预。理解并正确配置FIFO和DMA其核心价值在于实现“解放CPU提升效率”。对于需要连续读取大量传感器数据如图像传感器、或频繁更新显示缓冲区的应用它能将CPU从繁琐的字节级I2C事务中解脱出来专注于核心算法处理同时确保数据传输的实时性和低延迟。这不仅仅是阅读数据手册更是将硬件性能榨干的关键实践。2. FIFO操作模式深度解析FIFOFirst In, First Out缓冲区是I2C控制器内部的一个小型存储区其深度FIFODEPTH是硬件固定的通常为8字节。它的引入彻底改变了数据交换的粒度从“字节级”提升到了“块级”。控制器提供了三种与FIFO交互的基本模式中断模式、轮询模式和DMA模式。模式的选择通过配置中断使能位XRDY_IE/RRDY_IE和DMA使能位XDMA_EN/RDMA_EN来实现。2.1 中断模式下的FIFO操作在中断模式下当FIFO状态满足特定条件时控制器会向CPU发起中断请求。这里存在两种截然不同的中断服务策略理解其区别是高效编程的关键。2.1.1 单字节服务策略这是最直观的方式。当发送FIFO为空XRDY置位或接收FIFO有数据RRDY置位时触发中断。中断服务程序ISR响应后仅写入或读取1个字节的数据到I2Ci.I2C_DATA寄存器然后清除中断标志。控制器会立即重新评估FIFO状态如果条件依然满足例如发送FIFO在写入一个字节后再次变空则会立即再次断言中断。这种模式的优点是逻辑简单与无FIFO的传统编程模型兼容。但其缺点也非常明显频繁的中断。如果传输100个字节就会产生100次中断CPU上下文切换的开销巨大严重时甚至可能无法及时响应而导致FIFO上溢或下溢。因此这种模式仅适用于数据量极小、间隔很长的场景。2.1.2 阈值触发服务策略这才是发挥FIFO威力的正确方式。我们需要预先配置两个关键的阈值寄存器发送阈值 (XTRSH):I2Ci.I2C_BUF[5:0]字段。实际阈值 XTRSH 1。接收阈值 (RTRSH):I2Ci.I2C_BUF[13:8]字段。实际阈值 RTRSH 1。配置好阈值后中断触发逻辑发生了变化发送端: 当发送FIFO中的数据量小于或等于阈值时XRDY中断被触发。这意味着FIFO有足够的空间接收一批新数据。ISR被调用后应当一次性写入阈值1个字节的数据。接收端: 当接收FIFO中的数据量达到或超过阈值时RRDY中断被触发。这意味着FIFO中已经攒够了一批数据。ISR被调用后应当一次性读取阈值1个字节的数据。注意这里的“1”操作是硬件逻辑决定的。如果你设置XTRSH3意味着阈值是4。当FIFO中已有数据量≤4即空闲空间≥4时触发发送中断当接收FIFO中数据量≥4时触发接收中断。编程时务必注意这个细节否则会导致数据传输计数错误。采用阈值触发策略传输100个字节的数据如果阈值设为7理想情况下只会产生大约15次中断100/(71) ≈ 12.5加上头尾处理中断频率降低了近一个数量级CPU负担大大减轻。2.2 轮询模式下的FIFO操作轮询模式通过禁用中断使能位XRDY_IE0,RRDY_IE0和DMA使能位XDMA_EN0,RDMA_EN0来启用。此时CPU需要主动、周期性地读取状态寄存器I2Ci.I2C_STAT中的XRDY和RRDY位来判断FIFO状态。XRDY(位4): 为1表示发送FIFO为空或数据量低于阈值可以写入数据。RRDY(位3): 为1表示接收FIFO中有数据且达到或超过阈值可以读取数据。轮询模式的优点是实现简单没有中断上下文切换的开销在简单的单任务或裸机系统中易于控制。但其致命缺点是CPU占用率高。CPU必须不断地“询问”I2C控制器“你有数据吗我能发数据吗”这会导致CPU无法执行其他任务或者在忙时错过数据。因此轮询模式通常只用于调试、初始化或极低数据率的场景。2.3 DMA模式下的FIFO操作与请求机制DMA模式是追求极致性能的终极选择。在此模式下数据在FIFO和系统内存之间的搬运工作完全交由DMA控制器完成CPU仅在传输开始和结束时进行配置与确认实现真正的“零拷贝”数据传输。2.3.1 DMA使能与请求信号要使能DMA需要设置I2Ci.I2C_BUF寄存器中的相应位发送DMA使能 (XDMA_EN):I2Ci.I2C_BUF[7]置1启用。接收DMA使能 (RDMA_EN):I2Ci.I2C_BUF[15]置1启用。使能后I2C控制器会生成两个硬件信号I2Ci_DMA_TX: 发送DMA请求信号。I2Ci_DMA_RX: 接收DMA请求信号。这两个信号通常连接到处理器的sDMA系统DMA控制器作为其触发源。DMA请求的生成与撤销逻辑是理解整个机制的核心。2.3.2 接收模式的DMA请求时序接收DMA请求 (I2Ci_DMA_RX) 是一个低电平有效的信号。它的行为逻辑如下请求生成: 当接收FIFO中的数据字节数超过预设的接收阈值RTRSH 1时I2Ci_DMA_RX信号被拉低有效向DMA控制器发出请求。请求保持: 该请求信号会一直保持有效低电平。请求撤销: 当DMA控制器响应请求并从接收FIFO中读取了恰好等于阈值数量RTRSH 1的字节后I2C控制器会自动将I2Ci_DMA_RX信号拉高无效撤销本次请求。下一轮请求: 如果FIFO中还有剩余数据并且其数量再次超过阈值则会立即生成下一个DMA请求。这个过程可以想象成水池FIFO和水泵DMA。阈值是水池的警戒水位线。当雨水接收到的数据使水位超过警戒线水泵开关DMA请求自动打开。水泵每次固定抽走相当于警戒线高度的水量阈值个字节水位下降开关自动关闭。如果雨水持续水位再次超过警戒线开关再次打开如此循环。2.3.3 发送模式的DMA请求时序发送DMA请求 (I2Ci_DMA_TX) 的逻辑与接收模式有所不同且与阈值设置的高低有关。高阈值情况常见配置: 当发送FIFO完全为空时I2Ci_DMA_TX请求被断言拉低。DMA控制器响应请求向FIFO写入XTRSH 1个字节的数据。一旦写入完成FIFO非空请求立即被撤销。如果DMA写入的数据量不足阈值请求将保持有效直到写够数量为止。低阈值情况例如阈值1: 当发送FIFO中的数据量小于或等于阈值时请求被断言。其撤销条件与高阈值相同。发送模式可以想象成一个送料漏斗。当漏斗发送FIFO空了就会亮起红灯DMA请求要求加料。工人DMA每次会倒入固定份量阈值1的原料。一旦倒入漏斗里有料了红灯熄灭。如果工人手抖只倒了一部分没倒够份量红灯会一直亮着直到他倒够为止。2.3.4 关键配置陷阱SCCB模式SCCBSerial Camera Control Bus是I2C的一个子集常用于摄像头传感器。在SCCB模式下必须将发送和接收阈值都设置为1。即需要配置I2Ci.I2C_BUF[5:0] XTRSH 0且I2Ci.I2C_BUF[13:8] RTRSH 0。这是因为SCCB协议的数据帧格式与标准I2C有差异不支持多字节的突发传输。如果错误地设置了更大的阈值会导致DMA请求逻辑混乱数据无法正确传输。这是一个非常容易忽略但会导致摄像头无法初始化的坑。3. “排空”特性处理非整数倍阈值传输的利器在实际应用中传输的总数据长度往往不是FIFO阈值的整数倍。例如阈值设置为8但需要传输13个字节。前8个字节可以通过标准的DMA请求完成但剩下的5个字节不足以触发下一次DMA请求因为FIFO数据量5 阈值8。如果不做特殊处理这5个字节会永远留在FIFO里导致传输无法正确结束。为了解决这个问题高速I2C控制器引入了一个精妙的“排空”Draining特性。3.1 排空特性的工作原理排空特性专门用于处理传输末尾的“零头”数据。它通过两个特殊的状态位和中断来实现接收排空中断 (RDR):I2Ci.I2C_STAT[13]。当一次接收传输在I2C总线上已经结束收到STOP信号但接收FIFO中仍有数据数量小于接收阈值时此位被置1。发送排空中断 (XDR):I2Ci.I2C_STAT[14]。在主机发送模式下当所有待发送数据都已写入FIFO且剩余待写入FIFO的字节数小于发送阈值时此位被置1。当RDR或XDR置位时如果对应的中断使能位I2Ci.I2C_IE[13] RDR_IE或I2Ci.I2C_IE[14] XDR_IE已打开则会向CPU产生一个中断。3.2 排空中断的服务流程一旦进入排空中断服务程序软件需要做以下事情查询剩余数据量: 读取I2Ci.I2C_BUFSTAT寄存器中的状态字段。对于接收排空读取I2Ci.I2C_BUFSTAT[13:8] RXSTAT字段其值就是FIFO中剩余的字节数。对于发送排空读取I2Ci.I2C_BUFSTAT[5:0] TXSTAT字段其值就是还需要写入FIFO的剩余字节数。处理剩余数据:在非DMA模式中断/轮询下: 软件根据RXSTAT或TXSTAT的值执行相应次数的读或写I2Ci.I2C_DATA寄存器的操作。在DMA模式下: 这是排空特性最闪亮的地方。软件不需要亲自去搬数据而是重新配置DMA控制器。将DMA传输的长度Transfer Size修改为RXSTAT或TXSTAT的值然后启动这次特殊的“排空DMA传输”。DMA控制器会精确地搬运剩下的几个字节完成整个传输。3.3 排空特性的关键限制与注意事项排空特性虽然强大但有一个至关重要的限制手册中用警告框特别强调在从机发送模式下绝对不能使用排空特性原因在于在从机发送模式下传输的长度是由外部主机决定的从机在配置时根本无法预知。外部主机随时可能通过发送NACK来终止读取。如果此时从机使能了排空特性并且FIFO中还有未发送的数据因为DMA按阈值预先填充了这些数据将因为传输已终止而永远无法发出滞留在TX FIFO中。此时必须通过设置I2Ci.I2C_BUF[6] TXFIFO_CLR位来手动清空发送FIFO。实操心得在编写主机模式的发送/接收函数时一定要将排空中断的处理流程考虑进去。一个健壮的驱动应该这样处理主传输由DMA完成并在DMA传输完成中断中检查是否触发了排空中断标志。如果触发了则启动一次长度等于TXSTAT/RXSTAT的短DMA传输来完成收尾工作。这样能确保任何长度的数据传输都能完整无误。4. FIFO与DMA配置的实战步骤理解了原理我们来看如何一步步配置并启动一个基于FIFO和DMA的高效I2C传输。以下以主机发送模式为例假设我们要向一个从设备地址0x50的EEPROM写入100个字节的数据。4.1 初始化与基础配置在使能I2C控制器之前必须完成所有静态配置。这就像在发动汽车前先检查油量、胎压一样重要。// 1. 使能I2C模块的时钟此步骤高度依赖具体SoC的时钟控制系统此处为示意 PRCM-I2C_CLKCTRL 0x2; // 例如使能I2C1的功能时钟和接口时钟 // 2. 配置预分频器得到约12MHz的内部采样时钟(I2Ci_INTERNAL_CLK) // 假设功能时钟I2Ci_FCLK 96MHz 则 PSC 96/12 -1 7 I2C1-I2C_PSC 0x07; // 3. 配置标准模式(100kbps)或快速模式(400kbps)的时钟高低电平时间 // 目标100kbps 12MHz内部时钟。tHIGH tLOW 1/100k 10us。 // 根据手册公式tLOW (SCLL 7) * t(内部时钟周期), tHIGH (SCLH 5) * t(内部时钟周期) // 内部时钟周期 1/12MHz ≈ 83.33ns。 // 设 SCLL SCLH则 (SCLL7 SCLH5) * 83.33ns ≈ 10us (2*SCLL 12) ≈ 120 SCLL ≈ 54 // 取 SCLL SCLH 54 (0x36) I2C1-I2C_SCLL 0x36; // 仅配置低8位 SCLL 字段 I2C1-I2C_SCLH 0x36; // 仅配置低8位 SCLH 字段 // 4. 可选配置高速模式(3.4Mbps)的时钟参数如果需要使用HS模式 // I2C1-I2C_SCLL | (HS_SCLL 8); // 配置高8位 HSSCLL // I2C1-I2C_SCLH | (HS_SCLH 8); // 配置高8位 HSSCLH // 5. 配置本设备作为从机时的自身地址。此处我们作为主机但地址寄存器仍需配置一个值通常设为0。 I2C1-I2C_OA0 0x0000; // 6. 配置FIFO阈值。我们计划使用DMA设置阈值为7即一次DMA搬8个字节。 // XTRSH 阈值 - 1 7 - 1 6 0x06 // RTRSH 阈值 - 1 7 - 1 6 0x06 // 注意BUF寄存器还有其他控制位先清零再配置。 I2C1-I2C_BUF (0x06 8) | (0x06 0); // [13:8] RTRSH6, [5:0] XTRSH6 // 7. 将I2C控制器退出复位状态使能模块。 I2C1-I2C_CON | (1 15); // 设置 I2C_EN 14.2 配置DMA并启动传输基础配置完成后针对本次具体的传输任务进行动态配置。// 1. 配置I2C_CON寄存器设置为主机发送模式。 // I2C_EN1(已设置), MST1(主机), TRX1(发送器) // 假设使用标准模式(OPMODE00)其他位默认0。 I2C1-I2C_CON (1 15) | (1 10) | (1 9); // 值为 0x8600 // 2. 配置从机地址和传输数据量。 I2C1-I2C_SA 0x50; // 7位从机地址左对齐或根据手册格式 I2C1-I2C_CNT 100; // 要传输的数据字节数 DCOUNT 100 // 3. 使能发送DMA通道。 I2C1-I2C_BUF | (1 7); // 设置 XDMA_EN 1 // 4. 配置系统DMA控制器此处为示意具体寄存器依芯片而定。 // 假设我们使用sDMA的通道0。 // a. 设置源地址内存中的发送缓冲区地。 SDMA_CH0-SRC_ADDR (uint32_t)tx_buffer; // b. 设置目标地址I2C数据寄存器地址。 SDMA_CH0-DST_ADDR (uint32_t)(I2C1-I2C_DATA); // c. 设置传输元素大小和数量。 // 元素大小1字节数量100。但DMA需要知道阈值以匹配I2C请求。 // 首次传输配置为 8字节 * 12次 96字节因为阈值7每次搬8字节 SDMA_CH0-ELEMENT_SIZE 1; // 1 byte per element SDMA_CH0-ELEMENT_COUNT 8; // 每个DMA请求搬8个字节 SDMA_CH0-FRAME_COUNT 12; // 重复12次这样的请求共96字节 // d. 设置同步事件为 I2C1_DMA_TX 请求。 SDMA_CH0-SYNC_EVENT I2C1_TX_DMA_REQ_EVENT_NUM; // e. 使能DMA通道。 SDMA_CH0-CONTROL | DMA_ENABLE; // 5. 检查总线是否空闲然后发起传输。 while (I2C1-I2C_STAT (1 12)); // 等待 BB (Bus Busy) 位为0 // 设置 STT (Start) 位发起传输。STP (Stop) 位可以在传输中或由DMA完成中断后设置。 I2C1-I2C_CON | (1 0); // 设置 STT 14.3 处理传输完成与排空传输启动后DMA会随着FIFO的空闲情况自动搬运数据。我们需要处理传输的结束。// 在DMA传输完成中断服务程序或主循环中轮询DMA完成标志中 void DMA_Channel0_ISR(void) { // 1. 清除DMA中断标志... // 2. 检查I2C的排空中断标志 XDR if (I2C1-I2C_STAT (1 14)) { // XDR 位被置位 // 发生了发送排空说明总数据量不是阈值的整数倍 // 3. 读取还需要发送的剩余字节数 uint32_t remaining_bytes (I2C1-I2C_BUFSTAT 0) 0x3F; // 读取 TXSTAT 字段 if (remaining_bytes 0) { // 4. 重新配置DMA进行最后一次“排空”传输 SDMA_CH0-ELEMENT_COUNT remaining_bytes; // 本次只传输剩下的字节 SDMA_CH0-FRAME_COUNT 1; SDMA_CH0-SRC_ADDR (uint32_t)tx_buffer 96; // 指向剩余数据的起始地址96字节之后 // 重新使能DMA通道某些控制器需要先禁用再使能 SDMA_CH0-CONTROL | DMA_ENABLE; // 注意此时不需要再次设置I2C的STT总线传输仍在进行中。 // 等待这次排空DMA完成。 return; // 退出等待下一次DMA完成中断 } // 5. 清除XDR中断标志写1清零 I2C1-I2C_STAT | (1 14); } // 如果没有排空或排空已完成则意味着所有数据包括零头都已送入FIFO。 // 6. 等待I2C控制器完成所有字节的发送ARDY标志表示寄存器可访问且计数为0。 while (!(I2C1-I2C_STAT (1 2))); // 等待 ARDY 1 // 7. 发送停止条件结束本次传输。 I2C1-I2C_CON | (1 1); // 设置 STP 1 // 8. 等待停止条件完成可选或等待总线空闲 while (I2C1-I2C_STAT (1 12)); // 等待 BB 0 (总线空闲) // 传输全部结束进行后续处理... }注意事项上述代码是一个高度简化的示例。在实际项目中你必须仔细查阅你所使用的具体芯片的参考手册确认寄存器地址和位域定义。DMA控制器的具体编程模型。中断的使能、清除和优先级设置。总线状态检查的完整错误处理如NACK、仲裁丢失等。5. 常见问题排查与调试技巧即使理解了所有原理和步骤在实际调试中依然会遇到各种问题。以下是我在多个项目中总结出的常见坑点及其排查方法。5.1 DMA传输卡住无法完成这是最常见的问题。现象是程序启动DMA后就卡在某个等待循环里。检查1时钟是否使能这是最基础也最容易被忽略的一点。确保I2C控制器所在电源域和时钟域已被正确开启功能时钟I2Ci_FCLK和接口时钟都已激活。可以通过读取时钟状态寄存器或测量相关引脚来验证。检查2FIFO阈值配置是否正确确认I2Ci.I2C_BUF寄存器中的XTRSH和RTRSH字段已按阈值-1的规则正确设置。一个错误的阈值会导致DMA请求永远无法满足触发或撤销条件。检查3DMA请求映射是否正确在复杂的SoC中I2C控制器的I2Ci_DMA_TX/RX请求信号需要被路由到正确的DMA控制器通道。这通常在系统级配置寄存器如DMA事件映射寄存器中完成。务必确认物理连接已建立。检查4总线是否被占用在发起传输设置STT位前必须检查I2Ci.I2C_STAT[12] BB位确保总线空闲。在多主系统中可能被其他主机占用。检查5从机地址和应答使用逻辑分析仪或示波器抓取I2C总线波形。确认起始条件、从机地址、读写位都已正确发出并且从机返回了ACK。如果从机无应答NACK传输会停止DMA请求也不会再产生。5.2 数据错位或丢失传输能完成但收到的数据不对或者少了几字节。检查1排空处理了吗这是数据丢失的罪魁祸首之一。如果你的传输长度不是阈值的整数倍并且没有启用和处理XDR/RDR中断那么最后几个字节就会丢失在FIFO里。务必在DMA完成中断中检查并处理排空状态。检查2DMA传输长度配置确保你配置给DMA控制器的“每帧元素数”等于I2C的FIFO阈值XTRSH/RTRSH 1。如果DMA配置的每次传输数量多于阈值它一次会写入过多数据可能导致FIFO溢出虽然硬件有保护但行为异常如果少于阈值DMA请求可能不会撤销。检查3字节序问题I2C是MSB先传。确保你的数据在内存中的存储顺序与预期一致。对于多字节数据如16位传感器值要处理好大小端转换。检查4从机FIFO或时钟拉伸某些高速从机如某些传感器自身也有FIFO或需要时钟拉伸。如果主机速度过快从机来不及处理会导致数据丢失。尝试降低I2C时钟频率调整SCLL/SCLH测试。5.3 中断与DMA混合使用的冲突有时为了灵活性可能会想同时使能中断和DMA。核心原则避免同时使能。对于同一个方向发送或接收中断模式XRDY_IE/RRDY_IE和DMA模式XDMA_EN/RDMA_EN是互斥的。硬件可能不会阻止你同时设置但这会导致不可预测的行为比如中断和DMA请求同时产生争抢数据寄存器。安全做法在纯DMA传输中禁用对应的中断使能位。如果你需要在DMA传输完成或出错时得到通知应该去使能DMA控制器本身的中断而不是I2C的数据就绪中断。5.4 调试工具与手段逻辑分析仪是必备品一个支持I2C协议解码的逻辑分析仪如Saleae价值连城。它能直观地显示总线上的起始、停止、地址、数据、ACK/NACK帮你快速定位是协议问题还是数据问题。善用寄存器查看在调试器如JTAG/SWD中实时查看关键寄存器I2Ci.I2C_STAT: 查看BB(总线忙)、ARDY(寄存器就绪)、NACK(无应答)、AL(仲裁丢失)、XRDY/RRDY、XDR/RDR状态。I2Ci.I2C_BUFSTAT: 查看TXSTAT/RXSTAT了解FIFO中实时的数据量。I2Ci.I2C_CNT: 查看剩余的DCOUNT了解还有多少字节待传输。软件模拟作为备用方案在驱动开发初期可以先使用简单的轮询或单字节中断模式实现基本通信确保硬件链路和从机响应正常。然后再逐步替换为复杂的FIFO阈值中断和DMA模式。这种由简入繁的方法能有效隔离问题。最后再分享一个独家心得在配置高速模式HS mode 3.4Mbps时除了配置HSSCLL和HSSCLH一定要记得同时也要配置SCLL和SCLH。因为HS模式的传输分为两段起始阶段是用快速模式F/S 400kbps的速度进行寻址之后才切换到高速模式。手册里用Note特别强调了这一点但很容易被忽略导致高速模式无法正常切换。
1. 项目概述与核心价值在嵌入式系统开发中I2C总线因其简洁的两线制SCL时钟线、SDA数据线和主从多设备架构成为连接各类传感器、EEPROM、RTC等外设的首选。然而当数据吞吐量增大或系统实时性要求提高时传统的字节传输模式每传输一个字节产生一次中断会带来巨大的CPU中断开销成为系统性能的瓶颈。为了解决这个问题现代的高性能I2C控制器例如TI的AM335x、AM57x等系列处理器中集成的多主高速I2C控制器引入了FIFO缓冲区和DMA请求机制。这个项目要探讨的正是如何驾驭这套复杂的硬件机制。简单来说FIFO就像一个数据中转站发送时CPU或DMA可以一次性写入多个字节到FIFO控制器再按I2C时序逐个发出接收时控制器将收到的字节暂存于FIFO攒够一定数量再通知CPU或DMA批量取走。而DMA请求则是FIFO与系统DMA控制器之间的“暗号”当FIFO数据量达到预设的“阈值”时它会自动拉低一个信号线告诉DMA“我这有活儿了快来搬数据”整个过程无需CPU干预。理解并正确配置FIFO和DMA其核心价值在于实现“解放CPU提升效率”。对于需要连续读取大量传感器数据如图像传感器、或频繁更新显示缓冲区的应用它能将CPU从繁琐的字节级I2C事务中解脱出来专注于核心算法处理同时确保数据传输的实时性和低延迟。这不仅仅是阅读数据手册更是将硬件性能榨干的关键实践。2. FIFO操作模式深度解析FIFOFirst In, First Out缓冲区是I2C控制器内部的一个小型存储区其深度FIFODEPTH是硬件固定的通常为8字节。它的引入彻底改变了数据交换的粒度从“字节级”提升到了“块级”。控制器提供了三种与FIFO交互的基本模式中断模式、轮询模式和DMA模式。模式的选择通过配置中断使能位XRDY_IE/RRDY_IE和DMA使能位XDMA_EN/RDMA_EN来实现。2.1 中断模式下的FIFO操作在中断模式下当FIFO状态满足特定条件时控制器会向CPU发起中断请求。这里存在两种截然不同的中断服务策略理解其区别是高效编程的关键。2.1.1 单字节服务策略这是最直观的方式。当发送FIFO为空XRDY置位或接收FIFO有数据RRDY置位时触发中断。中断服务程序ISR响应后仅写入或读取1个字节的数据到I2Ci.I2C_DATA寄存器然后清除中断标志。控制器会立即重新评估FIFO状态如果条件依然满足例如发送FIFO在写入一个字节后再次变空则会立即再次断言中断。这种模式的优点是逻辑简单与无FIFO的传统编程模型兼容。但其缺点也非常明显频繁的中断。如果传输100个字节就会产生100次中断CPU上下文切换的开销巨大严重时甚至可能无法及时响应而导致FIFO上溢或下溢。因此这种模式仅适用于数据量极小、间隔很长的场景。2.1.2 阈值触发服务策略这才是发挥FIFO威力的正确方式。我们需要预先配置两个关键的阈值寄存器发送阈值 (XTRSH):I2Ci.I2C_BUF[5:0]字段。实际阈值 XTRSH 1。接收阈值 (RTRSH):I2Ci.I2C_BUF[13:8]字段。实际阈值 RTRSH 1。配置好阈值后中断触发逻辑发生了变化发送端: 当发送FIFO中的数据量小于或等于阈值时XRDY中断被触发。这意味着FIFO有足够的空间接收一批新数据。ISR被调用后应当一次性写入阈值1个字节的数据。接收端: 当接收FIFO中的数据量达到或超过阈值时RRDY中断被触发。这意味着FIFO中已经攒够了一批数据。ISR被调用后应当一次性读取阈值1个字节的数据。注意这里的“1”操作是硬件逻辑决定的。如果你设置XTRSH3意味着阈值是4。当FIFO中已有数据量≤4即空闲空间≥4时触发发送中断当接收FIFO中数据量≥4时触发接收中断。编程时务必注意这个细节否则会导致数据传输计数错误。采用阈值触发策略传输100个字节的数据如果阈值设为7理想情况下只会产生大约15次中断100/(71) ≈ 12.5加上头尾处理中断频率降低了近一个数量级CPU负担大大减轻。2.2 轮询模式下的FIFO操作轮询模式通过禁用中断使能位XRDY_IE0,RRDY_IE0和DMA使能位XDMA_EN0,RDMA_EN0来启用。此时CPU需要主动、周期性地读取状态寄存器I2Ci.I2C_STAT中的XRDY和RRDY位来判断FIFO状态。XRDY(位4): 为1表示发送FIFO为空或数据量低于阈值可以写入数据。RRDY(位3): 为1表示接收FIFO中有数据且达到或超过阈值可以读取数据。轮询模式的优点是实现简单没有中断上下文切换的开销在简单的单任务或裸机系统中易于控制。但其致命缺点是CPU占用率高。CPU必须不断地“询问”I2C控制器“你有数据吗我能发数据吗”这会导致CPU无法执行其他任务或者在忙时错过数据。因此轮询模式通常只用于调试、初始化或极低数据率的场景。2.3 DMA模式下的FIFO操作与请求机制DMA模式是追求极致性能的终极选择。在此模式下数据在FIFO和系统内存之间的搬运工作完全交由DMA控制器完成CPU仅在传输开始和结束时进行配置与确认实现真正的“零拷贝”数据传输。2.3.1 DMA使能与请求信号要使能DMA需要设置I2Ci.I2C_BUF寄存器中的相应位发送DMA使能 (XDMA_EN):I2Ci.I2C_BUF[7]置1启用。接收DMA使能 (RDMA_EN):I2Ci.I2C_BUF[15]置1启用。使能后I2C控制器会生成两个硬件信号I2Ci_DMA_TX: 发送DMA请求信号。I2Ci_DMA_RX: 接收DMA请求信号。这两个信号通常连接到处理器的sDMA系统DMA控制器作为其触发源。DMA请求的生成与撤销逻辑是理解整个机制的核心。2.3.2 接收模式的DMA请求时序接收DMA请求 (I2Ci_DMA_RX) 是一个低电平有效的信号。它的行为逻辑如下请求生成: 当接收FIFO中的数据字节数超过预设的接收阈值RTRSH 1时I2Ci_DMA_RX信号被拉低有效向DMA控制器发出请求。请求保持: 该请求信号会一直保持有效低电平。请求撤销: 当DMA控制器响应请求并从接收FIFO中读取了恰好等于阈值数量RTRSH 1的字节后I2C控制器会自动将I2Ci_DMA_RX信号拉高无效撤销本次请求。下一轮请求: 如果FIFO中还有剩余数据并且其数量再次超过阈值则会立即生成下一个DMA请求。这个过程可以想象成水池FIFO和水泵DMA。阈值是水池的警戒水位线。当雨水接收到的数据使水位超过警戒线水泵开关DMA请求自动打开。水泵每次固定抽走相当于警戒线高度的水量阈值个字节水位下降开关自动关闭。如果雨水持续水位再次超过警戒线开关再次打开如此循环。2.3.3 发送模式的DMA请求时序发送DMA请求 (I2Ci_DMA_TX) 的逻辑与接收模式有所不同且与阈值设置的高低有关。高阈值情况常见配置: 当发送FIFO完全为空时I2Ci_DMA_TX请求被断言拉低。DMA控制器响应请求向FIFO写入XTRSH 1个字节的数据。一旦写入完成FIFO非空请求立即被撤销。如果DMA写入的数据量不足阈值请求将保持有效直到写够数量为止。低阈值情况例如阈值1: 当发送FIFO中的数据量小于或等于阈值时请求被断言。其撤销条件与高阈值相同。发送模式可以想象成一个送料漏斗。当漏斗发送FIFO空了就会亮起红灯DMA请求要求加料。工人DMA每次会倒入固定份量阈值1的原料。一旦倒入漏斗里有料了红灯熄灭。如果工人手抖只倒了一部分没倒够份量红灯会一直亮着直到他倒够为止。2.3.4 关键配置陷阱SCCB模式SCCBSerial Camera Control Bus是I2C的一个子集常用于摄像头传感器。在SCCB模式下必须将发送和接收阈值都设置为1。即需要配置I2Ci.I2C_BUF[5:0] XTRSH 0且I2Ci.I2C_BUF[13:8] RTRSH 0。这是因为SCCB协议的数据帧格式与标准I2C有差异不支持多字节的突发传输。如果错误地设置了更大的阈值会导致DMA请求逻辑混乱数据无法正确传输。这是一个非常容易忽略但会导致摄像头无法初始化的坑。3. “排空”特性处理非整数倍阈值传输的利器在实际应用中传输的总数据长度往往不是FIFO阈值的整数倍。例如阈值设置为8但需要传输13个字节。前8个字节可以通过标准的DMA请求完成但剩下的5个字节不足以触发下一次DMA请求因为FIFO数据量5 阈值8。如果不做特殊处理这5个字节会永远留在FIFO里导致传输无法正确结束。为了解决这个问题高速I2C控制器引入了一个精妙的“排空”Draining特性。3.1 排空特性的工作原理排空特性专门用于处理传输末尾的“零头”数据。它通过两个特殊的状态位和中断来实现接收排空中断 (RDR):I2Ci.I2C_STAT[13]。当一次接收传输在I2C总线上已经结束收到STOP信号但接收FIFO中仍有数据数量小于接收阈值时此位被置1。发送排空中断 (XDR):I2Ci.I2C_STAT[14]。在主机发送模式下当所有待发送数据都已写入FIFO且剩余待写入FIFO的字节数小于发送阈值时此位被置1。当RDR或XDR置位时如果对应的中断使能位I2Ci.I2C_IE[13] RDR_IE或I2Ci.I2C_IE[14] XDR_IE已打开则会向CPU产生一个中断。3.2 排空中断的服务流程一旦进入排空中断服务程序软件需要做以下事情查询剩余数据量: 读取I2Ci.I2C_BUFSTAT寄存器中的状态字段。对于接收排空读取I2Ci.I2C_BUFSTAT[13:8] RXSTAT字段其值就是FIFO中剩余的字节数。对于发送排空读取I2Ci.I2C_BUFSTAT[5:0] TXSTAT字段其值就是还需要写入FIFO的剩余字节数。处理剩余数据:在非DMA模式中断/轮询下: 软件根据RXSTAT或TXSTAT的值执行相应次数的读或写I2Ci.I2C_DATA寄存器的操作。在DMA模式下: 这是排空特性最闪亮的地方。软件不需要亲自去搬数据而是重新配置DMA控制器。将DMA传输的长度Transfer Size修改为RXSTAT或TXSTAT的值然后启动这次特殊的“排空DMA传输”。DMA控制器会精确地搬运剩下的几个字节完成整个传输。3.3 排空特性的关键限制与注意事项排空特性虽然强大但有一个至关重要的限制手册中用警告框特别强调在从机发送模式下绝对不能使用排空特性原因在于在从机发送模式下传输的长度是由外部主机决定的从机在配置时根本无法预知。外部主机随时可能通过发送NACK来终止读取。如果此时从机使能了排空特性并且FIFO中还有未发送的数据因为DMA按阈值预先填充了这些数据将因为传输已终止而永远无法发出滞留在TX FIFO中。此时必须通过设置I2Ci.I2C_BUF[6] TXFIFO_CLR位来手动清空发送FIFO。实操心得在编写主机模式的发送/接收函数时一定要将排空中断的处理流程考虑进去。一个健壮的驱动应该这样处理主传输由DMA完成并在DMA传输完成中断中检查是否触发了排空中断标志。如果触发了则启动一次长度等于TXSTAT/RXSTAT的短DMA传输来完成收尾工作。这样能确保任何长度的数据传输都能完整无误。4. FIFO与DMA配置的实战步骤理解了原理我们来看如何一步步配置并启动一个基于FIFO和DMA的高效I2C传输。以下以主机发送模式为例假设我们要向一个从设备地址0x50的EEPROM写入100个字节的数据。4.1 初始化与基础配置在使能I2C控制器之前必须完成所有静态配置。这就像在发动汽车前先检查油量、胎压一样重要。// 1. 使能I2C模块的时钟此步骤高度依赖具体SoC的时钟控制系统此处为示意 PRCM-I2C_CLKCTRL 0x2; // 例如使能I2C1的功能时钟和接口时钟 // 2. 配置预分频器得到约12MHz的内部采样时钟(I2Ci_INTERNAL_CLK) // 假设功能时钟I2Ci_FCLK 96MHz 则 PSC 96/12 -1 7 I2C1-I2C_PSC 0x07; // 3. 配置标准模式(100kbps)或快速模式(400kbps)的时钟高低电平时间 // 目标100kbps 12MHz内部时钟。tHIGH tLOW 1/100k 10us。 // 根据手册公式tLOW (SCLL 7) * t(内部时钟周期), tHIGH (SCLH 5) * t(内部时钟周期) // 内部时钟周期 1/12MHz ≈ 83.33ns。 // 设 SCLL SCLH则 (SCLL7 SCLH5) * 83.33ns ≈ 10us (2*SCLL 12) ≈ 120 SCLL ≈ 54 // 取 SCLL SCLH 54 (0x36) I2C1-I2C_SCLL 0x36; // 仅配置低8位 SCLL 字段 I2C1-I2C_SCLH 0x36; // 仅配置低8位 SCLH 字段 // 4. 可选配置高速模式(3.4Mbps)的时钟参数如果需要使用HS模式 // I2C1-I2C_SCLL | (HS_SCLL 8); // 配置高8位 HSSCLL // I2C1-I2C_SCLH | (HS_SCLH 8); // 配置高8位 HSSCLH // 5. 配置本设备作为从机时的自身地址。此处我们作为主机但地址寄存器仍需配置一个值通常设为0。 I2C1-I2C_OA0 0x0000; // 6. 配置FIFO阈值。我们计划使用DMA设置阈值为7即一次DMA搬8个字节。 // XTRSH 阈值 - 1 7 - 1 6 0x06 // RTRSH 阈值 - 1 7 - 1 6 0x06 // 注意BUF寄存器还有其他控制位先清零再配置。 I2C1-I2C_BUF (0x06 8) | (0x06 0); // [13:8] RTRSH6, [5:0] XTRSH6 // 7. 将I2C控制器退出复位状态使能模块。 I2C1-I2C_CON | (1 15); // 设置 I2C_EN 14.2 配置DMA并启动传输基础配置完成后针对本次具体的传输任务进行动态配置。// 1. 配置I2C_CON寄存器设置为主机发送模式。 // I2C_EN1(已设置), MST1(主机), TRX1(发送器) // 假设使用标准模式(OPMODE00)其他位默认0。 I2C1-I2C_CON (1 15) | (1 10) | (1 9); // 值为 0x8600 // 2. 配置从机地址和传输数据量。 I2C1-I2C_SA 0x50; // 7位从机地址左对齐或根据手册格式 I2C1-I2C_CNT 100; // 要传输的数据字节数 DCOUNT 100 // 3. 使能发送DMA通道。 I2C1-I2C_BUF | (1 7); // 设置 XDMA_EN 1 // 4. 配置系统DMA控制器此处为示意具体寄存器依芯片而定。 // 假设我们使用sDMA的通道0。 // a. 设置源地址内存中的发送缓冲区地。 SDMA_CH0-SRC_ADDR (uint32_t)tx_buffer; // b. 设置目标地址I2C数据寄存器地址。 SDMA_CH0-DST_ADDR (uint32_t)(I2C1-I2C_DATA); // c. 设置传输元素大小和数量。 // 元素大小1字节数量100。但DMA需要知道阈值以匹配I2C请求。 // 首次传输配置为 8字节 * 12次 96字节因为阈值7每次搬8字节 SDMA_CH0-ELEMENT_SIZE 1; // 1 byte per element SDMA_CH0-ELEMENT_COUNT 8; // 每个DMA请求搬8个字节 SDMA_CH0-FRAME_COUNT 12; // 重复12次这样的请求共96字节 // d. 设置同步事件为 I2C1_DMA_TX 请求。 SDMA_CH0-SYNC_EVENT I2C1_TX_DMA_REQ_EVENT_NUM; // e. 使能DMA通道。 SDMA_CH0-CONTROL | DMA_ENABLE; // 5. 检查总线是否空闲然后发起传输。 while (I2C1-I2C_STAT (1 12)); // 等待 BB (Bus Busy) 位为0 // 设置 STT (Start) 位发起传输。STP (Stop) 位可以在传输中或由DMA完成中断后设置。 I2C1-I2C_CON | (1 0); // 设置 STT 14.3 处理传输完成与排空传输启动后DMA会随着FIFO的空闲情况自动搬运数据。我们需要处理传输的结束。// 在DMA传输完成中断服务程序或主循环中轮询DMA完成标志中 void DMA_Channel0_ISR(void) { // 1. 清除DMA中断标志... // 2. 检查I2C的排空中断标志 XDR if (I2C1-I2C_STAT (1 14)) { // XDR 位被置位 // 发生了发送排空说明总数据量不是阈值的整数倍 // 3. 读取还需要发送的剩余字节数 uint32_t remaining_bytes (I2C1-I2C_BUFSTAT 0) 0x3F; // 读取 TXSTAT 字段 if (remaining_bytes 0) { // 4. 重新配置DMA进行最后一次“排空”传输 SDMA_CH0-ELEMENT_COUNT remaining_bytes; // 本次只传输剩下的字节 SDMA_CH0-FRAME_COUNT 1; SDMA_CH0-SRC_ADDR (uint32_t)tx_buffer 96; // 指向剩余数据的起始地址96字节之后 // 重新使能DMA通道某些控制器需要先禁用再使能 SDMA_CH0-CONTROL | DMA_ENABLE; // 注意此时不需要再次设置I2C的STT总线传输仍在进行中。 // 等待这次排空DMA完成。 return; // 退出等待下一次DMA完成中断 } // 5. 清除XDR中断标志写1清零 I2C1-I2C_STAT | (1 14); } // 如果没有排空或排空已完成则意味着所有数据包括零头都已送入FIFO。 // 6. 等待I2C控制器完成所有字节的发送ARDY标志表示寄存器可访问且计数为0。 while (!(I2C1-I2C_STAT (1 2))); // 等待 ARDY 1 // 7. 发送停止条件结束本次传输。 I2C1-I2C_CON | (1 1); // 设置 STP 1 // 8. 等待停止条件完成可选或等待总线空闲 while (I2C1-I2C_STAT (1 12)); // 等待 BB 0 (总线空闲) // 传输全部结束进行后续处理... }注意事项上述代码是一个高度简化的示例。在实际项目中你必须仔细查阅你所使用的具体芯片的参考手册确认寄存器地址和位域定义。DMA控制器的具体编程模型。中断的使能、清除和优先级设置。总线状态检查的完整错误处理如NACK、仲裁丢失等。5. 常见问题排查与调试技巧即使理解了所有原理和步骤在实际调试中依然会遇到各种问题。以下是我在多个项目中总结出的常见坑点及其排查方法。5.1 DMA传输卡住无法完成这是最常见的问题。现象是程序启动DMA后就卡在某个等待循环里。检查1时钟是否使能这是最基础也最容易被忽略的一点。确保I2C控制器所在电源域和时钟域已被正确开启功能时钟I2Ci_FCLK和接口时钟都已激活。可以通过读取时钟状态寄存器或测量相关引脚来验证。检查2FIFO阈值配置是否正确确认I2Ci.I2C_BUF寄存器中的XTRSH和RTRSH字段已按阈值-1的规则正确设置。一个错误的阈值会导致DMA请求永远无法满足触发或撤销条件。检查3DMA请求映射是否正确在复杂的SoC中I2C控制器的I2Ci_DMA_TX/RX请求信号需要被路由到正确的DMA控制器通道。这通常在系统级配置寄存器如DMA事件映射寄存器中完成。务必确认物理连接已建立。检查4总线是否被占用在发起传输设置STT位前必须检查I2Ci.I2C_STAT[12] BB位确保总线空闲。在多主系统中可能被其他主机占用。检查5从机地址和应答使用逻辑分析仪或示波器抓取I2C总线波形。确认起始条件、从机地址、读写位都已正确发出并且从机返回了ACK。如果从机无应答NACK传输会停止DMA请求也不会再产生。5.2 数据错位或丢失传输能完成但收到的数据不对或者少了几字节。检查1排空处理了吗这是数据丢失的罪魁祸首之一。如果你的传输长度不是阈值的整数倍并且没有启用和处理XDR/RDR中断那么最后几个字节就会丢失在FIFO里。务必在DMA完成中断中检查并处理排空状态。检查2DMA传输长度配置确保你配置给DMA控制器的“每帧元素数”等于I2C的FIFO阈值XTRSH/RTRSH 1。如果DMA配置的每次传输数量多于阈值它一次会写入过多数据可能导致FIFO溢出虽然硬件有保护但行为异常如果少于阈值DMA请求可能不会撤销。检查3字节序问题I2C是MSB先传。确保你的数据在内存中的存储顺序与预期一致。对于多字节数据如16位传感器值要处理好大小端转换。检查4从机FIFO或时钟拉伸某些高速从机如某些传感器自身也有FIFO或需要时钟拉伸。如果主机速度过快从机来不及处理会导致数据丢失。尝试降低I2C时钟频率调整SCLL/SCLH测试。5.3 中断与DMA混合使用的冲突有时为了灵活性可能会想同时使能中断和DMA。核心原则避免同时使能。对于同一个方向发送或接收中断模式XRDY_IE/RRDY_IE和DMA模式XDMA_EN/RDMA_EN是互斥的。硬件可能不会阻止你同时设置但这会导致不可预测的行为比如中断和DMA请求同时产生争抢数据寄存器。安全做法在纯DMA传输中禁用对应的中断使能位。如果你需要在DMA传输完成或出错时得到通知应该去使能DMA控制器本身的中断而不是I2C的数据就绪中断。5.4 调试工具与手段逻辑分析仪是必备品一个支持I2C协议解码的逻辑分析仪如Saleae价值连城。它能直观地显示总线上的起始、停止、地址、数据、ACK/NACK帮你快速定位是协议问题还是数据问题。善用寄存器查看在调试器如JTAG/SWD中实时查看关键寄存器I2Ci.I2C_STAT: 查看BB(总线忙)、ARDY(寄存器就绪)、NACK(无应答)、AL(仲裁丢失)、XRDY/RRDY、XDR/RDR状态。I2Ci.I2C_BUFSTAT: 查看TXSTAT/RXSTAT了解FIFO中实时的数据量。I2Ci.I2C_CNT: 查看剩余的DCOUNT了解还有多少字节待传输。软件模拟作为备用方案在驱动开发初期可以先使用简单的轮询或单字节中断模式实现基本通信确保硬件链路和从机响应正常。然后再逐步替换为复杂的FIFO阈值中断和DMA模式。这种由简入繁的方法能有效隔离问题。最后再分享一个独家心得在配置高速模式HS mode 3.4Mbps时除了配置HSSCLL和HSSCLH一定要记得同时也要配置SCLL和SCLH。因为HS模式的传输分为两段起始阶段是用快速模式F/S 400kbps的速度进行寻址之后才切换到高速模式。手册里用Note特别强调了这一点但很容易被忽略导致高速模式无法正常切换。
实践与API测试策略)
![[C++]内存管理：串顺序存储的内存回收](http://pic.xiahunao.cn/yaotu/[C++]内存管理：串顺序存储的内存回收)
