AM62L DMTIMER1MS寄存器配置与PWM驱动实战解析-拓冰建站

1. 从寄存器手册到实战：理解AM62L DMTIMER1MS的底层逻辑

在嵌入式开发，尤其是基于TI Sitara系列处理器的项目中，定时器（Timer）模块的重要性怎么强调都不为过。它不仅仅是简单的“计时器”，更是整个系统实时性的基石，从操作系统的调度节拍、通信协议的波特率生成，到电机控制的PWM信号、电源管理的休眠唤醒，都离不开它的精准运作。最近在调试基于AM62L处理器的工控项目时，我深入研究了其内置的DMTIMER1MS模块。官方技术参考手册（TRM）提供了详尽的寄存器列表和位域描述，但如何将这些冰冷的地址和比特位转化为可运行、可调试的驱动代码，中间隔着一条名为“实践经验”的鸿沟。这篇文章，我就结合手册内容和实际调试中的踩坑经历，为你拆解DMTIMER1MS的核心寄存器功能、配置逻辑以及那些手册上不会写的实操细节。

AM62L的DMTIMER1MS是一个功能相当完整的定时器外设，支持从简单的周期性中断到复杂的PWM输出和输入捕获。它的寄存器组看似繁多，但按照功能可以清晰地划分为几个核心部分：控制与状态、计数与重载、比较与匹配、输入捕获以及专为高精度节拍设计的1ms Tick生成逻辑。理解这套架构，是灵活运用它的前提。对于嵌入式软件工程师、硬件驱动开发者，或者任何需要在AM62L平台上实现精确时序控制的同行，掌握这些寄存器的“脾气秉性”至关重要。接下来，我将不仅仅翻译手册，更会结合典型应用场景，告诉你每个寄存器配置背后的“为什么”，以及配置不当会导致的“坑”在哪里。

2. DMTIMER1MS核心寄存器功能深度解析

要驾驭一个外设，首先要理解它的“大脑”和“四肢”。对于DMTIMER1MS而言，其寄存器就是它的神经中枢。我们可以将其分为几个功能集群，这样在编程时思路会更清晰。

2.1 控制中枢：TCLR寄存器详解

DMTIMER1MS_TCLR（Timer Control Register）是整个定时器模块的总指挥所，位于偏移地址0x38。它的每一个比特都控制着定时器的一种关键行为模式。我们逐位分析其配置逻辑：

ST (Bit 0) - 启动/停止控制：这是最直接的开关。写1启动计数器，写0停止。但在实际操作中，一个常见的误区是在计数器运行期间直接修改其他关键配置（如预分频器PTV），这可能导致不可预期的行为。安全的做法是先停止定时器（ST=0），修改配置，再重新启动。
AR (Bit 1) - 自动重载模式：这是决定定时器是“单次闹钟”还是“循环闹钟”的关键。
- AR=0（One-shot模式）：计数器从加载值（TLDR）开始向上计数，溢出（达到0xFFFFFFFF）或匹配（等于TMAR）后产生中断并停止。适用于需要精确触发一次的事件，如延时启动某个外设。
- AR=1（Auto-reload模式）：计数器溢出或匹配后，自动从TLDR重新加载并继续计数。这是生成周期性中断或PWM的基础模式。这里有个重要细节：在自动重载模式下，如果你在计数器运行中修改了TLDR或TMAR的值，新的值通常会在下一次重载周期才生效。为了立即生效，有时需要手动触发一次重载（通过写TTGR寄存器）。
PTV (Bits 4:2) - 预分频器值：定时器的输入时钟频率可能很高（如来自系统主频的几百MHz），直接计数会导致计数器过快溢出，无法实现较长的定时周期。PTV提供了2^PTV的分频系数。例如，系统时钟为200MHz，设置PTV=7（2^7=128），则计数器实际递增频率为200MHz / 128 ≈ 1.56MHz，每个计数周期约为0.64微秒。计算定时周期时，务必考虑此分频。公式为：定时周期 = (重载值) / (输入时钟频率 / 2^PTV)。
PRE (Bit 5) - 预分频器使能：必须置1，PTV的设置才会生效。这是一个容易遗漏的配置，如果设置了PTV但忘了使能PRE，计数器会以全速运行，导致定时严重不准。
CE (Bit 6) - 比较使能：此位置1，TMAR（匹配寄存器）的比较功能才生效。如果仅使用溢出中断，可以禁用CE以节省一点点比较逻辑的开销。但在PWM模式下，CE必须使能。
SCPWM (Bit 7) - PWM输出默认值：当定时器配置为PWM模式（通过PT位选择）且输出使能时，此位决定了PWM引脚在计数器停止或未激活时的默认电平。这对于确保电机驱动等应用的安全状态（如默认输出低电平使电机停转）非常重要。
TCM (Bits 9:8) - 过渡捕获模式：配置输入捕获功能。可以设置为在捕获引脚（PI_EVENTCAPT）的上升沿、下降沿或双边沿触发，将当前的计数器值锁存到TCAR1或TCAR2中。这在测量脉冲宽度或频率时至关重要。
TRG (Bits 11:10) - 触发输出模式：控制定时器如何产生触发信号输出到其他外设或自身。例如，可以配置为在溢出时产生一个脉冲，用于触发ADC开始采样，实现定时采样同步。
PT (Bit 12) - 脉冲/切换选择：在PWM输出模式下，此位选择输出模式。PT=0为脉冲调制（输出一段高电平脉冲），PT=1为切换模式（每次匹配时翻转输出电平）。后者可以方便地生成占空比50%的方波。
CAPT_MODE (Bit 13) - 捕获模式选择：决定第一个有效的捕获事件将计数器值存入TCAR1还是TCAR2。在双沿捕获测量周期时，通常配合TCM的双边沿设置，分别用TCAR1和TCAR2存储上升沿和下降沿的时刻。
GPO_CFG (Bit 14)：此位直接驱动timer_gpocfg端口，具体功能与芯片的引脚复用配置相关，需要参考芯片的Pad Configuration寄存器。

注意：对TCLR寄存器的写操作不是原子性的。虽然你可以一次性写入一个32位值来配置多个位域，但由于硬件总线可能存在的写缓冲（Write Posting），需要留意TWPS寄存器的状态，确保配置生效，尤其是在高速或实时性要求极高的场景中。通常，在启动定时器（ST=1）前，确保所有配置已完成。

2.2 计数与重载：TCRR, TLDR, TTGR寄存器联动

这是定时器运作的核心引擎部分。

TCRR (Timer Counter Register, Offset=0x3C)：这是一个可读可写的32位寄存器，直接反映了内部计数器的当前值。读取TCRR时需要特别注意：在计数器高速运行（尤其是时钟频率很高）时，连续两次读取可能会得到不同的值。如果需要一个“快照”，更安全的做法是在读取前暂时停止计数器，但这会引入微小的时间误差。另一种方法是利用捕获功能：将一个GPIO连接到捕获引脚，在需要读数的时刻触发一个捕获事件，然后去读TCARx的值。
TLDR (Timer Load Register, Offset=0x40)：定义了在自动重载模式（AR=1）下，计数器溢出或匹配后重新加载的初始值。在One-shot模式下，向TLDR写入值也会立即加载到计数器（如果此时ST=1，则从该值开始计数）。一个关键公式：要生成周期为T的定时中断，TLDR应设置为(T * 输入时钟频率 / 2^PTV) - 1。例如，需要1ms中断，输入时钟24MHz，PTV=0（不分频），则TLDR = (0.001 * 24,000,000) - 1 = 23999。
TTGR (Timer Trigger Register, Offset=0x44)：这是一个非常实用的“手动触发器”。向该寄存器写入任何值（通常写0），都会立即触发一次计数器重载，即将TLDR的值加载到TCRR中。这在几种场景下非常有用：
1. 同步启动：在多个定时器需要严格同步开始时，可以先配置好所有定时器但保持停止（ST=0），然后同时向它们的TTGR写入，再同时启动，可以实现亚时钟周期的同步精度。
2. 动态调整周期：在运行中改变TLDR后，写入TTGR可以立即让新周期生效，而不必等到下一次自然溢出。
3. 计数器复位：在One-shot模式下，一次计数结束后，可以通过写TTGR手动重新加载，准备下一次触发。

这三个寄存器的协同工作，构成了定时器最基本也最核心的“计数-溢出/匹配-重载”循环。

2.3 比较、捕获与高级功能寄存器

除了基础计时，DMTIMER1MS的威力更体现在其比较匹配和输入捕获功能上。

TMAR (Timer Match Register, Offset=0x4C)：当比较使能（CE=1）且计数器值（TCRR）与TMAR的值相等时，会触发比较匹配事件。这个事件可以产生中断，也可以用于控制PWM输出的占空比。在PWM模式下，TMAR的值决定了输出脉冲的宽度（或占空比）。例如，在递增计数模式下，当TCRR < TMAR时输出一种电平，TCRR >= TMAR时输出另一种电平。通过动态修改TMAR，可以实现动态调整PWM占空比。
TCAR1/TCAR2 (Timer Capture Registers, Offset=0x50/0x58)：这是输入捕获功能的“记录本”。当配置好的捕获事件（由TCM位定义，如上升沿）在捕获引脚上发生时，当前TCRR的值会被瞬间“冻结”并存入TCAR1或TCAR2（由CAPT_MODE位决定）。通过计算两次捕获值之差，可以精确测量脉冲的宽度或周期。这里有一个重要的精度考量：捕获是同步于定时器时钟的，如果输入信号的边沿变化非常快，需要确保定时器时钟频率远高于信号频率，以避免亚稳态或测量误差。
TPIR, TNIR, TCVR (Positive/Negative Increment & Counter Value Registers, Offset=0x5C, 0x60, 0x64)：这组寄存器是DMTIMER1MS实现高精度“1ms Tick”生成的秘密武器。它们用于一种称为“数字频率补偿”或“滴答校准”的机制。其原理是，定时器的理想时钟源可能存在微小偏差，导致累积误差。TPIR和TNIR分别存储正负增量值，TCVR是一个辅助计数器。硬件逻辑会利用这些值动态调整每次重载到TCRR的值，是“子周期值”还是“超周期值”，从而在长时间尺度上将平均中断间隔精确锁定在1ms。这对于需要长时间绝对时间基准的应用（如RTC时钟源）至关重要。配置这组寄存器需要根据系统主时钟的实际频率误差进行计算，通常由更上层的时钟校准算法来驱动。
TOCR & TOWR (Overflow Counter & Wrapping Register, Offset=0x68, 0x6C)：用于溢出中断屏蔽。例如，设置TOCR=9，则前9次溢出不会产生中断，从第10次溢出开始才触发。这可以用于实现“分频中断”，即每N个定时器周期才处理一次中断，减轻CPU负担。TOWR则记录了被屏蔽的中断数量。

2.4 状态与同步：TWPS与TSICR寄存器

这两个寄存器关乎配置的可靠性和多核/多模块间的协同。

TWPS (Timer Write Posting Status Register, Offset=0x48)：AM62L的定时器模块可能采用写缓冲（Posted Write）机制来提高总线效率。这意味着CPU写入寄存器的值，不会立即生效到定时器逻辑端，而是先进入缓冲区。TWPS寄存器的各个位（如W_PEND_TCLR, W_PEND_TCRR等）指示了对应功能寄存器的写操作是否还在挂起（Pending）状态。在编写对时序要求极其严格的代码时（例如，在中断服务程序中快速修改定时参数并期望下一周期立即生效），必须轮询TWPS相关位，确保之前的写操作已完成，再进行下一步操作或启动定时器。忽略这一点可能导致配置不同步，引发诡异的时序错误。
TSICR (Timer Synchronous Interface Control Register, Offset=0x54)：这个寄存器控制着定时器模块与系统总线接口的同步行为。
- SFT位是软件复位，置1可复位模块内所有功能逻辑（寄存器值可能保持，需查手册确认）。
- POSTED位是只读的，它反映了硬件集成时该模块是否被配置为Posted Write模式。软件需要读取此位来了解当前的写模式。
- READ_MODE和READ_AFTER_IDLE位用于控制读操作的同步模式。在非Posted模式下，可以选择读操作是否也进行同步等待。这涉及到CPU读取外设寄存器时的延迟和一致性保证，在实时性要求高的场景下需要仔细配置。

理解TWPS和TSICR，是从“功能实现”迈向“稳定可靠的工业级实现”的关键一步。它们确保了在多时钟域和复杂总线架构下，软件对硬件的控制是确定性的。

3. 实战配置：从零构建一个PWM输出驱动

理论说得再多，不如一行代码。下面我们以在AM62L上配置DMTIMER1MS的TIMER1实例，生成一个频率1kHz、占空比30%的PWM信号为例，拆解完整的配置流程和代码思路。假设TIMER1的基地址为0x02410000，输入时钟CLK_1MS_TIMER1为24MHz。

3.1 硬件与时钟初始化

在操作定时器寄存器前，必须确保其时钟和电源域已经使能。这通常通过操作系统的时钟框架（如Linux的CCF）或直接配置芯片的Power and Sleep Controller (PSC) 和 Clock Manager模块来完成。这一步高度依赖于具体的SDK和启动流程。以TI的SDK为例，可能需要调用类似PRCMTimerClkEnable()和PRCMPeripheralResetRelease()的函数。我们假设底层初始化已完成，直接操作寄存器。

3.2 寄存器配置步骤与代码示例

以下是基于C语言的直接寄存器操作示例，使用了指针访问内存映射IO。在实际项目中，应使用SDK提供的硬件抽象层（HAL）或驱动模型，这里仅为示意原理。

#include <stdint.h> // 假设 TIMER1 模块基地址 (来自TRM Table 14-27828) #define DMTIMER1MS_TIMER1_BASE (0x02410000UL) // 寄存器偏移量定义 (来自TRM章节 14.7.6.4.2) #define DMTIMER_TCLR_OFFSET (0x38) #define DMTIMER_TCRR_OFFSET (0x3C) #define DMTIMER_TLDR_OFFSET (0x40) #define DMTIMER_TTGR_OFFSET (0x44) #define DMTIMER_TMAR_OFFSET (0x4C) #define DMTIMER_TWPS_OFFSET (0x48) // 寄存器指针 volatile uint32_t *timer_tclr = (uint32_t *)(DMTIMER1MS_TIMER1_BASE + DMTIMER_TCLR_OFFSET); volatile uint32_t *timer_tcrr = (uint32_t *)(DMTIMER1MS_TIMER1_BASE + DMTIMER_TCRR_OFFSET); volatile uint32_t *timer_tldr = (uint32_t *)(DMTIMER1MS_TIMER1_BASE + DMTIMER_TLDR_OFFSET); volatile uint32_t *timer_ttgr = (uint32_t *)(DMTIMER1MS_TIMER1_BASE + DMTIMER_TTGR_OFFSET); volatile uint32_t *timer_tmar = (uint32_t *)(DMTIMER1MS_TIMER1_BASE + DMTIMER_TMAR_OFFSET); volatile uint32_t *timer_twps = (uint32_t *)(DMTIMER1MS_TIMER1_BASE + DMTIMER_TWPS_OFFSET); void configure_timer1_pwm(void) { uint32_t reg_val; const uint32_t input_clk_hz = 24000000; // 24 MHz const uint32_t pwm_freq_hz = 1000; // 1 kHz const float duty_cycle = 0.3; // 30% // **步骤 1: 停止定时器，确保安全配置** *timer_tclr = 0x00000000; // 清除TCLR，ST=0停止定时器 // **步骤 2: 等待可能的写操作完成 (查询TWPS)** // 等待对TCLR的写操作完成。Bit 0对应W_PEND_TCLR。 while ((*timer_twps & 0x0001) != 0) { // 空循环等待，在实际驱动中可能需要超时处理 } // **步骤 3: 计算并设置加载值(TLDR)和匹配值(TMAR)** // 使用预分频器PTV=0 (1分频)，计算计数器周期值。 // 周期值 = 输入时钟 / PWM频率 uint32_t timer_period_ticks = (input_clk_hz / pwm_freq_hz); // = 24000 // TLDR通常设置为0，计数器从0计数到周期值。但根据模式，也可能是 period-1。 // 对于递增计数到匹配/溢出然后重载的模式，我们设置TLDR为0，TMAR决定占空比。 *timer_tldr = 0; // 从0开始计数 // 计算匹配值 (决定PWM��电平时间) uint32_t match_value = (uint32_t)(timer_period_ticks * duty_cycle); // = 7200 *timer_tmar = match_value; // 等待TLDR和TMAR写入完成 while ((*timer_twps & 0x0004) != 0); // Bit 2: W_PEND_TLDR while ((*timer_twps & 0x0010) != 0); // Bit 4: W_PEND_TMAR // **步骤 4: 配置TCLR控制寄存器** reg_val = 0; reg_val |= (0 << 0); // ST: 先保持停止 (0) reg_val |= (1 << 1); // AR: 自动重载模式 (1) reg_val |= (0 << 2); // PTV[2:0]: 预分频值 = 0 (2^0=1, 不分频) reg_val |= (1 << 5); // PRE: 使能预分频器 (1) (即使分频比为1也建议使能) reg_val |= (1 << 6); // CE: 使能比较功能 (1) reg_val |= (0 << 7); // SCPWM: PWM输出默认值 = 0 (低电平) reg_val |= (0 << 12); // PT: 脉冲模式 (0) 或 切换模式 (1)。这里选脉冲模式。 // TRG, TCM, CAPT_MODE, GPO_CFG 在此例中不使用，保持为0。 *timer_tclr = reg_val; while ((*timer_twps & 0x0001) != 0); // 等待TCLR配置写入完成 // **步骤 5: (可选) 手动触发一次重载，确保从TLDR(0)开始计数** *timer_ttgr = 0x00000001; // 写任何值均可触发 // 注意：写TTGR也可能有写等待，但通常TTGR的写是立即生效的触发动作。 // **步骤 6: 启动定时器** reg_val = *timer_tclr; // 读取当前值 reg_val |= (1 << 0); // 设置ST位为1 *timer_tclr = reg_val; // 此时，TIMER1应该开始运行，并在其对应的PWM输出引脚上产生1kHz，30%占空比的信号。 } // 动态调整占空比的函数示例 void set_pwm_duty_cycle(float new_duty_cycle) { uint32_t timer_period_ticks = 24000; // 与初始化时一致 uint32_t new_match_value = (uint32_t)(timer_period_ticks * new_duty_cycle); // 安全做法：在修改运行中定时器的匹配值时，可以先停止定时器。 // 但为了PWM输出连续无毛刺，可以采用双缓冲机制（如果硬件支持），或直接写入。 // 这里采用直接写入，因为TMAR的更新可能在下一个周期生效，通常可以接受。 *timer_tmar = new_match_value; while ((*timer_twps & 0x0010) != 0); // 等待写入完成 }

3.3 引脚复用与输出配置

上面的代码配置了定时器内部的PWM生成逻辑，但信号要输出到具体的芯片引脚上，还需要配置引脚复用（Pin Muxing）。AM62L的每个引脚功能都是可编程的。你需要查阅AM62L的数据手册或引脚复用工具，找到TIMER1对应的PWM输出引脚（例如可能是某个GPIO引脚），并将该引脚的复用模式设置为对应的定时器PWM输出功能，而不是默认的GPIO输入模式。

此外，可能还需要配置该引脚的电平特性（上拉/下拉、驱动强度、斜率控制等）。这一步通常通过配置对应的CTRLMMR_PADCONFIG寄存器来完成，或者使用SDK提供的PIN_setMux()之类的函数。

3.4 中断服务程序（ISR）处理

如果我们的应用需要使用定时器中断（例如，在PWM周期结束时做某些计算），还需要配置中断。这涉及以下几个额外步骤：

使能定时器中断源：在TCLR寄存器中，通常有中断使能位（虽然TRM片段未显示所有中断控制位，但通常有TCRR溢出中断使能和TMAR匹配中断使能）。需要将其置1。
配置处理器中断控制器：在AM62L中，需要配置Interrupt Router和GIC（通用中断控制器），将DMTIMER1MS的中断输出信号映射到CPU的某个具体中断号（IRQ），并设置优先级和触发方式（通常是电平触发或边沿触发）。
编写ISR：在中断服务程序中，首要任务是清除中断标志位。对于DMTIMER1MS，通常通过向中断状态寄存器的特定位写1来清除（参考TRM中可能存在的TISR或IRQSTATUS寄存器，虽然本章节未列出，但中断逻辑是存在的）。不清除标志位会导致中断持续触发，系统挂死。
处理中断事件：执行你的周期性任务。
中断返回。

关键心得：在ISR中，避免进行耗时太长的操作。如果任务繁重，应设置一个标志位，在主循环或任务中处理。同时，访问共享数据时要注意临界区保护。

4. 调试与排查：常见问题与解决思路

即使按照手册配置，在实际调试中依然会遇到各种问题。以下是我在项目中遇到的一些典型问题及排查方法。

4.1 定时器完全不计数或中断不触发

这是最常见的问题。请按照以下清单逐项检查：

时钟和电源：这是最根本的。确认CLK_1MS_TIMER1时钟信号是否真正到达定时器模块？使用示波器或逻辑分析仪测量相关时钟引脚（如果引出）是最直接的方法。在软件层面，确认PSC（电源与睡眠控制器）和CM（时钟管理器）模块的配置是否正确，定时器所在电源域是否已上电，时钟是否已使能且未处于门控状态。
寄存器写操作是否生效：这是新手极易忽略的一点。由于存在写缓冲（Posted Write），你写入寄存器的值可能没有立即生效。务必在关键配置后（特别是写TCLR启动前），检查TWPS寄存器的对应Pending位是否已清零。示例代码中已经包含了等待逻辑。
TCLR配置错误：
- ST位是否已置1？
- PRE预分频器使能位是否置1？如果PTV设置了分频但PRE=0，分频无效。
- 如果是自动重载模式，AR位是否置1？
- 如果使用匹配中断，CE位是否置1？
TLDR/TMAR值不合理：TLDR的值是否大于TMAR（在递增计数模式下）？如果TLDR初始值就大于或等于计数器最大值，计数器可能无法正常递增。确保TLDR设置为一个合理的起始值（通常为0）。
中断控制器配置：定时器本身可能产生了中断，但CPU没收到。检查：
- 定时器模块内部的中断输出是否使能（相关控制位）。
- 中断路由（Interrupt Router）是否将定时器中断正确映射到GIC。
- GIC中对应中断号是否已使能，并配置了正确的优先级和触发类型。
- CPU全局中断是否已开启（如ARM Cortex-A的CPSR I位）。

4.2 PWM输出波形异常（频率、占空比不准）

时钟源精度：首先确认输入时钟CLK_1MS_TIMER1的频率是否准确。它可能来自PLL分频，检查PLL和分频器的配置。
计算错误：重新核算TLDR和TMAR的计算公式。记住公式：定时周期 = (重载值 - 起始值 + 1) / (输入时钟频率 / 2^PTV)。对于PWM频率：PWM频率 = (输入时钟频率 / 2^PTV) / (TLDR周期值)。占空比：占空比 = (TMAR匹配值) / (TLDR周期值)。确保没有差1错误。
预分频器PTV的影响：确认PTV值设置正确，并且PRE位已使能。一个24MHz时钟，PTV=0时计数频率是24MHz，PTV=7时是187.5kHz，差别巨大。
引脚复用和负载：确认输出引脚已正确复用为定时器PWM功能，而不是GPIO。同时，检查引脚连接的负载是否过重，导致波形边沿变形，这可能会被误认为占空比不准。

4.3 输入捕获值不稳定或误差大

时钟同步问题：输入捕获信号是异步于定时器时钟域的。如果捕获信号（PI_EVENTCAPT）的边沿变化太快，或者定时器时钟频率相对于信号频率不够高，就容易发生亚稳态，导致捕获值出现±1个计数周期的误差。解决方案：提高定时器的计数时钟频率（减小PTV），或者对输入信号进行外部同步或滤波。
噪声干扰：捕获引脚可能受到噪声干扰，产生虚假边沿。可以在硬件上增加RC滤波，或者在软件上采用去抖算法（例如连续采样多次）。
TCM和CAPT_MODE配置：确认TCM位配置的边沿方向（上升、下降、双边）是否符合你的测量需求。CAPT_MODE位决定了第一个捕��值存入TCAR1还是TCAR2，在计算脉冲宽度时（上升沿捕获值 - 下降沿捕获值）要对应正确。

4.4 使用1ms Tick生成功能时的累积误差

TPIR/TNIR/TCVR这套机制用于补偿时钟误差，实现长期精确的1ms中断。但如果配置不当，反而会引入问题。

校准算法：TPIR和TNIR的值不是随意设置的。它们需要根据系统主时钟的实际偏差，通过一个校准算法（例如，与一个更精确的参考时钟如RTC对比）动态计算和调整。TI的SDK或RTOS（如FreeRTOS的Tick补偿）中可能已经实现了此类算法。不要手动设置一个固定值，除非你非常清楚时钟的精确误差。
理解原理：这套机制是通过偶尔让一个定时器周期多一个或少一个计数时钟（通过加载子周期或超周期值）来微调平均频率。因此，单个中断的间隔可能不是精确的1ms，而是在0.999ms和1.001ms之间波动，但长期平均是精确的1ms。如果你的应用对单个周期的绝对精度要求极高，这可能不适用。

4.5 多定时器同步问题

如果需要多个定时器（如TIMER0, TIMER1, TIMER2）严格同步启动，仅靠软件依次启动会有几个时钟周期的偏差。

使用TTGR同步：这是最精确的方法。将所有需要同步的定时器配置好（TLDR, TMAR, TCLR等），但保持ST=0（停止）。然后，几乎同时地向所有定时器的TTGR寄存器写入任意值（可以在一个紧密的循环中完成）。这个写操作会立即触发它们从各自的TLDR重新加载计数器。最后，再同时启动它们（设置各自的TCLR的ST位）。由于TTGR写操作是立即生效的硬件动作，同步精度可以非常高。
时钟源同步：确保所有定时器使用同一个时钟源，并且它们的时钟门控使能是同步操作的。

调试嵌入式外设，尤其是定时器这种对时序敏感的外设，逻辑分析仪和示波器是最得力的助手。用逻辑分析仪抓取PWM输出波形、捕获输入信号，用示波器测量时钟频率和中断触发时刻，可以直观地定位问题是出在配置、时钟还是信号完整性上。寄存器配置就像乐谱，而调试工具就是让你听到实际演奏的耳朵。