DRC模块高亮抑制的原理

目录

1. 基础流水线架构

2. Raw域前置DRC高光抑制核心原理

1. 基础流水线架构

本次说明基于平台固定Raw域处理链路：BLC（黑电平校正）→ LSC（镜头阴影校正）→ DRC（动态范围压缩）→ WB（白平衡）--ISPPIPELINE其它模块

核心特征：DRC模块位于Raw域前端、白平衡模块之前，为带拐点的分段非线性DRC，R/Gr/Gb/B四通道共用同一条映射LUT。

2. Raw域前置DRC高光抑制核心原理

2.1 核心生效逻辑

最终成像画面中肉眼看到的完全过曝、死白区域，不代表Sensor原始光电信号已经饱和。DRC前置在Raw通路的核心价值，是利用Raw域高光像素未达到硬件饱和上限的余量，提前完成高光压制。

硬件底层逻辑：所有CMOS图像传感器的光电响应统一遵循线性区→非线性过渡区→准饱和区三段式物理特性，高光饱和为不可逆物理过程。一旦Raw信号进入准饱和区间，光电势阱接近填满、有效信号增量趋近于零，高光细节永久丢失，后续所有ISP算法模块均无法修复。本章节基于项目暗室积分球实测标定数据，明确光电响应物理机制、精准分段阈值与DRC生效边界，所有阈值以10bit ADC满量程1023 LSB为基准，无经验估值，完全依托Sensor硬件物理特性。

1. CMOS光电响应通用物理机制（全Sensor通用）

行业所有CMOS传感器三段式响应形态完全一致，仅各段拐点码值随像素阱容、工艺、转移栅效率差异变化，纠正核心误区：光电曲线斜率下降并非后端放大器增益衰减，而是势阱电荷转移效率下降、势阱逐步填满导致的原生物理非线性，与ISP增益参数无关。各阶段物理机制与信号特征如下：

2. Sensor实测精准分段阈值（10bit，0~1023）

经暗室积分球均匀光源标准标定，本平台Sensor光电响应分段、信号特征及DRC修复能力已精准界定，摒弃通用经验阈值，以实测数据为准：

标定补充说明：

1. 所有饱和阈值基准为10bit ADC满量程1023 LSB；

2. 本Sensor物理饱和电荷量等效码值约990 LSB，970 LSB（95%）仍保留约20 LSB硬件余量，但信号已进入准饱和状态，无实际纹理恢复价值；

3. 线性区与非线性过渡区拐点统一为870 LSB，区间界定清晰无重叠。

3. 本平台DRC高光抑制阈值策略与生效逻辑

结合Sensor实测光电响应特性，为平衡高光压制效果、纹理保留精度与信号安全性，制定专属DRC阈值控制策略：

DRC完整生效链路逻辑：

入射光照增强 → Raw码值逐步抬升 → 码值≥850时DRC启动渐变压缩，施加渐进式负增益 → 压缩力度随码值升高持续加大，在920码值达到最大压制幅度 → 将高光电平约束在有效动态范围内 → 若光照继续增强、码值≥970，判定为物理准饱和，放弃算法修复，保留原始饱和电平，避免无效失真处理。

4. ISP运算位宽与DRC阈值的关联说明

本平台Sensor输出为10bit Raw数据，ISP内部采用16bit定点全精度运算通路，核心关联特性如下：

1. DRC所有高光阈值、分段边界完全依托Sensor光电物理特性定义，与ISP运算位宽无绑定关系，阈值标准具备硬件唯一性；

2. 16bit内部高位宽运算，彻底规避DRC曲线映射、增益乘加过程中的截断误差、运算溢出问题，完整保留压缩前后的信号精度；

3. 后端映射至8bit/10bit显示域时，高光已完成前置压缩，无后端裁切、二次饱和风险，动态范围输出稳定。

2.2 DRC前置的必要性（防二次数字饱和）

经过BLC、LSC模块处理后，画面边缘、高亮区域的RGB像素电平会被局部抬升；若不存在前置DRC压缩，后续WB白平衡增益会进一步放大信号电平，最终超出ISP寄存器位宽上限，引发后级数字饱和Clip（可逆人为过曝）。

简言之，Raw域DRC的核心作用：在WB增益施加前，提前压缩高光动态范围，规避后级链路增益导致的数字饱和，同时优化高光观感、保留纹理细节。

2.3 DRC高光抑制失效边界

当场景强光超出硬件适配范围，Raw域高光像素直接达到ADC原生饱和码值时，信号细节完全丢失，DRC曲线无论如何调整，均无法抑制过曝、恢复纹理，表现为最终图像死白无细节。此场景需通过调整曝光、ND滤镜等硬件方案优化，无法依赖算法调试。