在嵌入式数据采集系统中，采集模块与上位机或主控MCU之间的通信接口直接影响着系统的实时性、布线复杂度和扩展能力。常见的接口方案包括UART、I2C、SPI和并行总线等，其中SPI（Serial Peripheral Interface）因其全双工、高速率和简洁的硬件结构，在中高速数据采集场景中被广泛采用。本文将以JLH235616多通道轮询采集模块为例，分析SPI接口（Slave模式）在多通道数据采集系统中的通信协议设计与数据传输策略。
一、SPI Slave模式在采集系统中的角色定位
SPI接口由MOSI（主出从入）、MOSO（从出主入）、SCK（时钟）和CS（片选）四根信号线组成，支持主从架构下的同步串行通信。在JLH235616的应用场景中，采集模块作为SPI从设备（Slave），由外部主控器（Master）提供时钟和片选信号，模块内部FPGA根据SPI时钟节拍接收控制指令并输出采集数据。
采用SPI Slave模式的设计有其内在逻辑。数据采集模块的核心任务是按照主控器的节奏进行信号采集和数据回传，主控器需要根据系统级的时序安排来决定何时启动转换、读取哪组通道的数据。将采集模块设定为从设备，意味着通信的主动权完全掌握在主控器手中，模块本身不需要维护复杂的通信调度逻辑，FPGA的资源可以更多地用于信号链路的控制和数据处理。
此外，SPI Slave模式的硬件开销较低。FPGA只需实现一个SPI从接口控制器IP核，占用少量的逻辑资源和引脚，这在SIP封装面积受限的设计中是一个重要的考量。相比UART需要波特率发生器、I2C需要地址译码和应答逻辑，SPI从接口的实现更为简洁直接。
二、278字节数据包的协议结构设计
JLH235616每次完整采集后通过SPI接口输出一个278字节的数据包。这个数据包的协议结构设计需要兼顾数据完整性、通道标识和传输效率。
从数据构成来看，模块具有136路采集通道。如果每路通道的采集结果以16位（2字节）的ADC原始码值表示，136路通道的原始数据量为272字节。剩余的6字节通常用于协议框架信息，包括帧头标识（用于数据包同步和识别）、通道配置状态（标识当前的单端/差分配置模式）以及校验码（用于数据传输错误的检测）。
帧头是数据包定位的关键。在SPI连续传输过程中，主控器需要准确识别每个数据包的起始位置。常见的做法是使用2字节的固定帧头，如0xAA55或0x5A5A等具有良好位翻转特征的数值。当主控器在MOSI数据流中检测到有效的帧头序列后，即可确定后续数据的边界。
校验机制是保证数据可靠性的必要手段。在工业和特种装备应用中，SPI通信链路可能受到电磁干扰的影响，导致个别数据位的翻转。常用的校验方式包括16位CRC校验和累加和校验。CRC校验的检错能力更强，能够检测出突发错误和多位错误，在可靠性要求较高的场景中更为适合。
三、FPGA的SPI控制与数据采集协同
JLH235616内部的FPGA承担着双重角色：一方面作为SPI从设备响应主控器的指令，另一方面作为采集链路的控制器协调模拟开关和ADC的工作。这两个角色之间通过FPGA内部的状态机实现协同。
当主控器通过SPI接口发送控制指令时，FPGA首先对指令进行解码。典型的控制指令包括：启动指定通道的模数转换、读取当前转换结果、查询模块状态（如内置温度传感器的读数）以及配置模拟开关的单端/差分模式等。FPGA在接收到转换启动指令后，会按照预设的时序完成以下操作序列：设置模拟开关的目标通道、等待通道切换稳定（包括模拟开关的导通建立时间和信号调理电路的稳定时间）、向ADC发出转换启动信号、等待ADC转换完成（≤5ms）、读取ADC转换结果并存入内部数据缓冲区。
这种"指令-执行-就绪"的工作模式意味着SPI通信与数据采集之间存在异步关系。主控器发送转换指令后，需要等待转换完成才能读取结果。FPGA通常会在状态寄存器中设置一个"转换完成"标志位，主控器可以通过SPI轮询该标志位来判断数据是否就绪，或者通过FPGA输出的DRDY（Data Ready）信号引脚进行硬件中断通知。
对于136路通道的完整采集，主控器可以有两种操作策略。第一种是逐通道控制：每次发送指令指定一个通道，等待转换完成后读取该通道数据，依次循环136次。这种方式灵活性最高，但通信开销较大。第二种是自动扫描模式：主控器发送一条"启动全通道扫描"的指令，FPGA自动依次切换通道并完成全部136路的采集，最后将278字节数据包通过SPI一次性输出。后者的通信效率明显更高，适合需要快速获取全通道数据的场景。
四、SPI时序要求与信号完整性
SPI通信的时序参数是保证数据正确传输的基础。对于JLH235616这样的SIP封装模块，SPI信号的完整性需要特别关注。
在时钟极性和相位方面，SPI支持四种工作模式（CPOL/CPHA组合），FPGA内部需要支持可配置的时钟模式以适配不同主控器的要求。通常情况下，数据采集模块会采用Mode 0（CPOL=0，CPHA=0）或Mode 3（CPOL=1，CPHA=1），这两种模式在数据采样和输出的时序关系上较为直观，调试和维护更为方便。
在信号速率方面，SPI的时钟频率需要根据模块内部FPGA的处理能力和信号链路的建立时间来综合确定。过高的SPI时钟频率可能导致数据读取时FPGA尚未完成数据准备，过低则影响数据吞吐量。在278字节数据包的传输中，如果SPI时钟为10MHz，单字节传输时间为0.8μs，整个数据包的传输时间约为222μs，相对于680ms的全帧采集周期而言，通信时间占比极小，不会对系统实时性构成瓶颈。
从封装层面看，PGA231封装的引脚寄生参数对SPI信号质量有一定影响。SCK和CS信号在长走线中容易产生反射和串扰，特别是在多模块共享SPI总线的场景下。适当的端接电阻和信号走线阻抗控制是保证SPI通信稳定性的必要措施。
五、多模块级联扩展的通信策略
在大规模采集系统中，单个136通道的模块往往无法满足全部采集需求，需要将多个采集模块级联使用。SPI接口在多模块级联时有两种常见的拓扑结构：独立总线模式和菊花链模式。
独立总线模式下，每个采集模块拥有独立的CS信号线，主控器通过片选信号区分不同的模块。这种方式的优势在于各模块之间互不干扰，可以并行进行数据传输；缺点是随着模块数量增加，主控器需要的CS引脚数量也线性增长。对于FPGA主控器而言，如果采用独立CS方式驱动N个采集模块，需要N个GPIO引脚用于片选控制。
菊花链模式下，多个采集模块的SPI接口串联连接：主控器的MOSI连接第一个模块的MOSI，第一个模块的MOSO连接第二个模块的MOSI，依此类推。所有模块共享同一根SCK和CS信号。主控器发送一个足够长的SPI数据帧，数据像"移位寄存器"一样在链路上逐级传递，最终每个模块都能接收到属于自己的控制指令，并将采集数据回传给主控器。这种方式大幅减少了主控器的引脚需求，但数据帧长度随模块数量增加，且任意一个模块的通信故障都可能影响整个链路。
JLH235616的FPGA架构为多模块扩展提供了灵活性。通过内置FLASH存储的配置参数，每个模块可以被赋予唯一的地址标识，主控器在SPI指令中携带目标地址，各模块的地址译码逻辑只在地址匹配时才响应指令。这种软件寻址方式结合硬件菊花链，可以在减少引脚数量的同时保持一定的故障隔离能力。
总结
SPI接口在多通道数据采集模块中的应用，不仅仅是选择一个通信协议的问题，更涉及数据包结构设计、采集时序协同、信号完整性保障和系统级扩展策略等多个工程维度。JLH235616通过FPGA实现的SPI Slave接口，以278字节数据包为载体，在≤5ms的单次转换周期内完成了136通道数据的高效传输。SPI协议的简洁性和通用性使其能够方便地与各类MCU和FPGA主控器对接，降低了系统集成方的接口开发工作量。青岛智腾微电子（ZITN）在JLH235616的设计中将SPI通信架构与采集链路进行了深度协同优化，体现了对数据采集系统通信需求的深入理解。
![[C++]内存管理：串顺序存储的内存回收](http://pic.xiahunao.cn/yaotu/[C++]内存管理：串顺序存储的内存回收)
