【硬件设计】电源电路实战：从LDO到DC-DC的选型与效率优化

1. 电源选型的基本逻辑：从需求到方案

做硬件设计最头疼的问题之一，就是给电路板选电源方案。去年我给一个物联网终端做供电设计，就因为选错电源芯片，导致整批样品在高温环境下集体罢工。今天我就用踩坑经验告诉你，面对琳琅满目的LDO和DC-DC芯片时，到底该怎么选才不会翻车。

选型第一步永远是明确需求。拿个真实案例来说：我们需要给包含STM32 MCU（3.3V/150mA）、LoRa模块（瞬时峰值500mA）和环境传感器（5V/50mA）的电路板供电，输入是单节锂电池（3.7V-4.2V）。这时候就得拿出纸笔算账：

• 压差分析：3.7V到3.3V只有0.4V压差，普通LDO根本扛不住（至少需要0.5V以上压差）
• 电流需求：LoRa模块发射时的瞬时电流高达500mA，线性稳压器的发热量=(4.2V-3.3V)×0.5A=0.45W
• 效率要求：设备靠电池供电，必须考虑续航，LDO理论效率=3.3/4.2≈78.5%

这时候就该掏出选型决策树了：

1. 是否需要升压？→ 5V传感器供电必须升压，只能用DC-DC Boost
2. 压差是否小于0.3V？→ 3.7V→3.3V勉强可用低压差LDO
3. 负载是否有大电流脉冲？→ LoRa模块需要500mA峰值

实测发现，用普通LDO给MCU供电时，电池电压降到3.6V以下就会导致输出电压不稳。最终方案是：3.3V主电源采用同步整流Buck转换器（TPS62743，效率97%），5V传感器供电用Boost芯片（TPS61023），仅对# 2. LDO的实战技巧与避坑指南

2.1 低压差线性稳压器的核心参数

去年调试一个烟雾报警器时，发现某国产LDO在高温环境下输出电压会漂移0.2V，直接导致传感器误报。后来才明白，选LDO不能只看价格，这些参数必须门儿清：

压差(Dropout Voltage)：我用过的HT7333标称压差300mV，实测锂电池放电到3.4V时，3.3V输出就开始波动。而TI的TPS7A系列在150mV压差下仍能稳定工作，代价是价格贵三倍。

PSRR（电源抑制比）：给蓝牙模组供电时，普通LDO的PSRR在1kHz只有40dB，导致射频噪声耦合到电源线上。换成PSRR>70dB的ADP150后，通信距离提升了20%。

热阻参数：某次用SOT-23封装的LDO驱动500mA负载，没看θJA参数（标称206°C/W），结果芯片温度=25°C+(5V-3.3V)×0.5A×206=180°C！直接触发热保护。

2.2 功耗与散热计算实战

给大家分享个真实案例：需要从5V转换到3.3V给FPGA供电，负载电流800mA。

理论功耗：(5V-3.3V)×0.8A=1.36W芯片热阻：TO-252封装θJA=50°C/W预估温升：1.36W×50=68°C环境温度：工业现场最高60°C结温：60+68=128°C（超过芯片125°C限值！）

解决方案有三个：

1. 改用DC-DC（效率90%时损耗仅0.3W）
2. 加散热片（将θJA降到35°C/W）
3. 换用DFN封装（θJA=28°C/W）

最后选择方案3，实测满载温度=60+1.36×28=98°C，安全裕量充足。

2.3 PCB布局的魔鬼细节

LDO电路看着简单，但布局不当照样翻车。去年有个血泪教训：给LDO输出端并联了10μF陶瓷电容和100μF电解电容，结果上电就振荡。后来发现是陶瓷电容ESR太低（仅5mΩ），导致相位裕量不足。关键经验：

• 输入电容必须就近放置（<3mm），我用0.1μF+10μF组合效果最佳
• 反馈电阻要远离电感等噪声源，曾有案例因50Hz工频干扰导致输出电压波动
• GND引脚必须用足够宽的铺铜连接，某次用0.2mm细线导致100mV地弹噪声

3. DC-DC的选型玄学

3.1 Buck电路设计要点

设计无人机电调时，需要将12V电池降到5V给主控供电，电流需求2A。如果选用LDO，功耗=(12-5)×2=14W，散热根本无解。改用Buck转换器后，效率轻松做到92%，损耗仅1.1W。

电感选型公式：

L = \frac{(V_{in} - V_{out}) \times V_{out}}{V_{in} \times \Delta I_L \times f_{sw}}

以TPS5430为例：

• Vin=12V, Vout=5V
• 纹波电流取30%负载电流：ΔIL=0.3×2A=0.6A
• 开关频率500kHz 计算得L=4.86μH，选用标称4.7μH电感

实测对比：

3.2 同步整流的秘密

某智能锁项目原本使用二极管整流的Buck电路，待机电流始终有3mA。改用TPS62840同步整流方案后，待机电流直接降到15μA，电池续航从3个月提升到2年。关键发现：

• 传统肖特基二极管有0.3V正向压降，2A电流时损耗0.6W
• 同步整流MOSFET的Rds(on)仅50mΩ，相同电流下损耗=I²R=0.2W

3.3 布局的电磁兼容陷阱

做过一个血淋淋的教训：DC-DC电路在RE测试时，300MHz频段超标20dB。问题出在：

1. 开关节点（SW）走线过长（>10mm），形成天线效应
2. 输入电容距离芯片Vin引脚太远（8mm）
3. 电感下方没有做净空处理

改进方案：

• 将SW走线缩短到3mm以内
• 采用"芯片-输入电容-电感"的紧密布局
• 电感正下方所有层禁止走线

4. 效率优化实战技巧

4.1 轻载效率提升术

给共享单车GPS终端供电时，发现DC-DC在10mA负载时效率仅65%。通过三项改进将效率提升到85%：

1. 启用PFM模式（TPS61021的IQ仅18μA）
2. 将开关频率从2MHz降到500kHz（降低开关损耗）
3. 输出电容改用低ESR的陶瓷电容（减少纹波损耗）

4.2 多电源轨的协同设计

智能手表项目需要1.8V、3.3V和4.2V三路电源。最初方案用三个独立DC-DC，导致效率仅78%。优化后：

• 先用Buck转换器从电池生成3.3V主电源
• 3.3V通过LDO生成1.8V（压差1.5V，但负载仅10mA可接受）
• 3.3V通过Boost生成4.2V屏幕供电 整体效率提升到89%

5. 噪声抑制的终极方案

5.1 纹波消除实战

某ADC电路要求电源纹波<10mVpp，普通DC-DC的100mV纹波根本不合格。采用三级滤波：

1. 在DC-DC输出端加π型滤波（22μH+2×47μF）
2. 后接LDO（LT3045，PSRR在1MHz仍有60dB）
3. 最后加铁氧体磁珠（600Ω@100MHz）

实测纹波降到3mVpp，但要注意：

• π型滤波会导致约0.2V压降
• 磁珠的直流电阻要小于50mΩ

5.2 开关频率的取舍

做过对比实验，用TPS5430驱动相同负载：

最终选择1MHz折中方案，并通过展频技术（TPS5430A版本）进一步降低EMI峰值15dB。

6. 成本与可靠性的平衡

某消费电子产品年出货百万台，电源方案优化直接决定利润。对比两种方案：方案A：全部使用TI芯片，BOM成本$1.2

• TPS63020 Buck-Boost：$0.85
• TPS7A05 LDO：$0.35

方案B：国产组合，BOM成本$0.6

• XL1509 Buck：$0.25
• XC6206 LDO：$0.05
• 外加滤波电路：$0.3

实测发现方案B的故障率高达3%，最终采用折中方案：关键电源用进口芯片，次要电源用国产方案。