恒定跨导轨到轨运放设计：从1:3电流镜到Class AB输出的完整实现-拓冰建站

1. 轨到轨运放设计基础与挑战

在模拟集成电路设计中，轨到轨运算放大器（Rail-to-Rail Op Amp）因其能够充分利用电源电压范围而备受青睐。这种设计允许输入和输出信号摆幅几乎达到电源轨电压，显著提升了动态范围和信号处理能力。但在实际工程实现中，设计师常常面临三个核心挑战：如何保持跨导（gm）恒定、如何实现宽共模输入范围，以及如何优化功耗与性能的平衡。

我曾在CSMC 0.25μm工艺下设计过一款轨到轨运放，实测发现当输入共模电压接近电源轨时，传统差分对的跨导会急剧下降，导致增益带宽积（GBW）波动超过40%。这个问题的根源在于MOS管在电源轨附近的导通状态变化。举个例子，当使用单纯的NMOS差分对时，输入电压接近地电位时晶体管就会进入线性区；同理，PMOS差分对在输入接近正电源时也会失效。

为解决这个问题，业内普遍采用NMOS和PMOS差分对并联的结构。但这样又引入了新的问题——两个差分对的跨导叠加会导致总跨导随输入电压变化而波动。想象一下水流管道系统：如果两条并联管道的流量特性不同，当其中一条关闭时，总流量必然发生突变。在电路中的表现就是，当输入电压处于中间范围时，NMOS和PMOS差分对都工作，总跨导是两者之和；而当接近电源轨时，只有一个差分对工作，跨导减半。

2. 恒定跨导输入级的实现方案

2.1 1:3电流镜补偿原理

要让轨到轨输入级保持恒定跨导，最经典的解决方案就是采用1:3电流镜补偿技术。这个设计的精妙之处在于它利用了MOS管迁移率的固有特性——在标准CMOS工艺中，NMOS的载流子迁移率通常是PMOS的3倍左右。这意味着要达到相同的跨导，PMOS管的宽长比（W/L）需要设计为NMOS的3倍。

具体实现时，我们构建了两个特殊的电流镜：一个控制NMOS差分对的偏置电流，另一个控制PMOS差分对的偏置电流，两者比例为1:3。当输入共模电压处于中间范围时，两个差分对都导通，每个差分对获得正常的偏置电流；当输入电压接近电源轨时，截止的差分对会将全部偏置电流转移到工作的差分对上，通过1:3的电流镜比例实现电流补偿。

实测数据显示，在5V电源电压下，这种结构可以将跨导波动控制在±5%以内。下图是Cadence仿真得到的跨导随输入共模电压变化的曲线：

Vin,cm从0V扫到5V时： - 0V到|Vthp|区间：仅NMOS工作，电流镜提供3倍补偿电流 - |Vthp|到VDD-|Vthn|区间：两差分对都工作，标准偏置 - VDD-|Vthn|到5V区间：仅PMOS工作，电流镜提供标准电流

2.2 实际设计中的晶体管匹配

在版图实现时，晶体管的匹配至关重要。我建议采用共质心布局（Common Centroid）来减小工艺梯度影响，同时使用dummy晶体管保证边缘效应一致。对于1:3电流镜中的大尺寸PMOS管，可以采用多指（multi-finger）结构降低栅极电阻。特别注意要确保电流镜的镜像精度——在CSMC 0.25μm工艺下，我们通过增加栅长到0.5μm（两倍最小尺寸）将电流失配控制在1%以内。

偏置电路的设计也有讲究。传统的PTAT电流源虽然温度稳定性好，但会增加复杂度。在要求不高的场合，简单的电阻偏置配合启动电路（start-up circuit）可能更实用。下图是我们最终采用的偏置方案：

Vbias1 ──┐ ├─ 1:3电流镜网络 Vbias2 ──┘ │ ▼ N/P差分对偏置节点

3. 折叠共源共栅中间级设计

3.1 单端输出结构选择

输入级之后通常需要增益提升级，折叠共源共栅（Folded Cascode）结构因其高增益和相对简单的频率补偿成为首选。我在实际项目中对比过三种方案：

传统折叠共源共栅：增益约72dB，功耗较低
增益提升型：采用局部反馈可达85dB，但稳定性差
电流镜负载型：折中方案，增益78dB

最终选择了第一种方案，因为它在6.5MHz GBW要求下已经足够，且功耗最省。关键设计参数包括：

折叠点电流：取输入级尾电流的1/2
Cascode管过驱动电压：150-200mV
输出阻抗：通过长沟道器件提升

3.2 频率补偿技巧

三级运放（输入级+增益级+输出级）必须考虑频率补偿。我们采用经典的米勒补偿（Miller Compensation）结合调零电阻（Nulling Resistor）的方案。具体参数选择有个实用技巧：先将补偿电容Cc设为负载电容CL的1/5，然后通过仿真调整。在CSMC 0.25μm工艺下，最终确定的参数是：