《PCI Express体系结构导读9》中提到“在LTSSM中，从Detect到Polling切换时，需要使用RX Detect识别逻辑——我目前就被卡在这里”，由于我手头的VIP是加密的，所以无法查看VIP内部信息，后面经过与元宝的反复沟通请教，首先排除IP和PHY的原因，最后找到的原因大概率是因为VIP的终端电阻没开启，或者VIP中断电阻开启时间没有落在IP探测VIP的窗口内；后续做的事情如下（在我现有ENV基础之上）：参照Reset Requirements，做一下reset处理：由于VIP是加密的，且目前还处于学习阶段，所以暂时将PCIE_PIPE_RxStatus force成3 (PCIE_PIPE_RxStatus一直为0)；UPC_PHY_SEL_DFT=0 （0:PCIE, 1:USB）；AXI的p2s_awmisc_info=22’h201000，p2s_armisc_info=22’h200000，然后才能配置CDM；使能command bit1:memory space enable, bit2:bus master enable；配置BAR0；配置pcie capability max_payload_size=512byte (这里有点奇怪
《PCI Express体系结构导读9》中提到“在LTSSM中，从Detect到Polling切换时，需要使用RX Detect识别逻辑——我目前就被卡在这里”，由于我手头的VIP是加密的，所以无法查看VIP内部信息，后面经过与元宝的反复沟通请教，首先排除IP和PHY的原因，最后找到的原因大概率是因为VIP的终端电阻没开启，或者VIP中断电阻开启时间没有落在IP探测VIP的窗口内；后续做的事情如下（在我现有ENV基础之上）：参照Reset Requirements，做一下reset处理：由于VIP是加密的，且目前还处于学习阶段，所以暂时将PCIE_PIPE_RxStatus force成3 (PCIE_PIPE_RxStatus一直为0)；UPC_PHY_SEL_DFT=0 （0:PCIE, 1:USB）；AXI的p2s_awmisc_info=22’h201000，p2s_armisc_info=22’h200000，然后才能配置CDM；使能command bit1:memory space enable, bit2:bus master enable；配置BAR0；配置pcie capability max_payload_size=512byte (这里有点奇怪
