1. 从零开始为什么F28335的PWM配置值得深究最近在调试一个电机驱动项目手头用的是TI的TMS320F28335这颗经典的DSP芯片。项目里需要用到高精度的PWM信号来控制MOSFET的开关实现电机的精确调速和换向。一开始我以为配置PWM无非就是设置一下频率和占空比照着数据手册填几个寄存器就完事了。结果在实际操作中从时钟树的选择到死区时间的微妙影响再到中断的精准触发每一步都藏着不少细节。特别是当你想实现互补PWM输出、带死区保护这种在电机驱动和电源应用中至关重要的功能时F28335的增强型PWM模块ePWM的灵活性就体现出来了但同时也带来了配置上的复杂性。网上很多资料要么过于简略只给个代码片段要么直接搬数据手册看得人云里雾里。所以我决定结合自己的踩坑经历把F28335的ePWM配置从头到尾、掰开揉碎了讲清楚。这篇文章不是数据手册的翻译而是一个工程师从“要用”到“用好”的实战笔记重点会放在那些容易出错、但又至关重要的配置逻辑和参数计算上。2. ePWM模块架构全景与核心概念拆解在F28335中PWM功能主要由增强型PWM模块ePWM提供。芯片内部通常有多个ePWM模块如ePWM1, ePWM2...每个模块都是高度独立且可配置的能够产生两路互补或独立的PWM输出EPWMxA和EPWMxB。理解它的架构是避免配置混乱的第一步。2.1 时钟与时间基准一切计时的源头ePWM的“心跳”来自于系统时钟SYSCLKOUT。但直接用它来计数通常太快了所以引入了时间基准子模块TB。你可以通过配置TBCLK的分频系数来得到适合你PWM频率的计数时钟。这里第一个坑就来了PWM频率的计算。假设系统时钟SYSCLKOUT 150MHz你的PWM周期寄存器TBPRD 1000。如果你设置分频器HSPCLKDIV和CLKDIV都为1即不分频那么TBCLK SYSCLKOUT 150MHz。 此时PWM的频率计算公式为PWM_Freq TBCLK / (TBPRD 1)。 代入计算PWM_Freq 150,000,000 / (1000 1) ≈ 149.85 kHz。很多人会忽略那个“1”直接拿TBPRD去除导致实际频率比预期高一点点在要求严格的场合可能引发问题。另一个关键点是计数模式TBCTL.CTRMODE决定了波形生成的“画布”递增计数模式Up-Down计数器从0增加到TBPRD再减少回0。这是产生对称PWM波中心对齐最常用的模式能有效降低谐波分量在电机驱动中尤其重要。递增计数模式Up计数器从0增加到TBPRD后复位。产生非对称PWM波边沿对齐。递减计数模式Down计数器从TBPRD减少到0后复位。选择哪种模式直接影响了比较器动作点和PWM波形的对称性。2.2 比较器与动作限定器波形形状的雕刻师时间基准模块提供了不断循环的“时间轴”而比较器子模块CC和动作限定器AQ则负责在这个时间轴上“雕刻”出具体的波形形状。每个ePWM模块有两个比较寄存器CMPA和CMPB。当时间基准计数器TBCNT的值与CMPA或CMPB的值匹配时就会产生事件。但仅仅产生事件还不够需要动作限定器来定义当事件发生时输出引脚EPWMxA和EPWMxB应该做什么。动作限定器支持的动作包括置高Set、置低Clear、翻转Toggle。你可以为不同的事件如CTRCMPA向上计数时、CTRCMPA向下计数时、CTRPRD、CTRZERO分配不同的动作。例如要产生一个简单的PWM通常这样配置在CTRZERO时将EPWMxA置高Set。在CTRCMPA且向上计数时将EPWMxA置低Clear。这样CMPA的值就直接控制了占空比。占空比的计算也取决于计数模式。对于递增计数模式占空比 CMPA / TBPRD对于递增-递减模式一个周期内比较器会匹配两次需要特别注意通常占空比的控制逻辑会更复杂一些有时需要用到影子寄存器来在特定时刻安全更新比较值避免在PWM周期中间产生毛刺。2.3 死区子模块功率器件的“安全卫士”在驱动半桥或全桥电路时上下两个功率管如MOSFET绝对不能同时导通否则会造成直通短路瞬间烧毁器件。死区子模块DB就是为了防止这种情况而生的。它在互补的PWM信号EPWMxA和EPWMxB中插入一段两个信号都为低电平或都为高电平取决于配置的时间确保在一个管子完全关断后另一个管子才开启。配置死区主要关注几个参数输入信号选择选择哪路信号作为死区模块的源通常选择经过动作限定器后的信号。输出模式决定如何生成带死区的两路信号。常见模式如“高电平有效互补模式”AHC在这种模式下输入信号的高电平脉宽会被缩短下降沿延迟或拉长上升沿提前从而在互补输出上形成死区。上升沿延迟RED和下降沿延迟FED这两个寄存器的值决定了死区时间的长短。死区时间 延迟值 *TBCLK的周期。例如TBCLK150MHz周期约6.67ns。若设置RED 100则上升沿延迟时间约为667ns。这个时间需要根据你使用的功率管开关特性特别是关断时间来谨慎设定太短不安全太长则会降低有效电压利用率。2.4 错误联防与中断系统的“紧急制动”ePWM模块集成了错误联防子模块TZ。当外部故障信号如过流、过压检测电路的输出触发时TZ模块可以强制ePWM输出进入一种安全状态如高阻、强制高、强制低这是硬件级别的保护响应速度极快。此外通过事件触发子模块ET可以配置在特定事件如CTRPRD、CTRCMPA发生时向CPU申请中断。在中断服务程序中你可以安全地更新下一个周期的CMPA、CMPB甚至TBPRD值实现PWM参数的动态调整比如做闭环控制中的占空比更新。3. 实战配置从寄存器到可运行的PWM信号理论讲完了我们动手配一个具体的例子。目标使用ePWM1模块产生一对带死区的互补PWM信号EPWM1A和EPWM1B频率20kHz死区时间1us初始占空比30%。系统时钟150MHz。3.1 步骤一时钟与时间基准配置首先要确认系统时钟已经正确初始化。然后配置ePWM1的时间基准// 假设系统时钟初始化已完成SYSCLKOUT 150MHz // 配置 ePWM1 时间基准子模块 EPwm1Regs.TBCTL.bit.CTRMODE TB_COUNT_UPDOWN; // 设置为递增-递减模式产生对称PWM EPwm1Regs.TBCTL.bit.PHSEN TB_DISABLE; // 禁止相位加载独立运行 EPwm1Regs.TBCTL.bit.PRDLD TB_SHADOW; // 周期寄存器使用影子寄存器在CTR0时重载 EPwm1Regs.TBCTL.bit.SYNCOSEL TB_SYNC_DISABLE; // 禁止同步输出作为主模块 EPwm1Regs.TBCTL.bit.HSPCLKDIV TB_DIV1; // 高速时钟分频 1 EPwm1Regs.TBCTL.bit.CLKDIV TB_DIV1; // 时钟分频 1 // 因此 TBCLK SYSCLKOUT 150MHz // 计算周期值 TBPRD // PWM 频率 TBCLK / (2 * TBPRD) (对于 Up-Down 模式) // 所以 TBPRD TBCLK / (2 * PWM_Freq) - 1? 这里需要小心。 // 更准确的公式PWM周期 (TBPRD) * 2 * T_{TBCLK}因为从0到TBPRD再到0。 // 所以 PWM_Freq 1 / (周期) TBCLK / (2 * TBPRD) // 因此 TBPRD TBCLK / (2 * PWM_Freq) // 代入TBPRD 150,000,000 / (2 * 20,000) 3750 EPwm1Regs.TBPRD 3750; // 设置周期寄存器注意这里有一个非常容易混淆的点。在递增-递减模式下计数器从0到TBPRD再到0一个完整的PWM周期经历了2 * TBPRD个TBCLK时钟。所以频率公式是Fpwm TBCLK / (2 * TBPRD)。很多资料和代码示例会使用Fpwm TBCLK / (TBPRD * 2)意思一样但理解清楚计数过程才能避免错误。3.2 步骤二比较器与动作限定器配置接下来配置比较值CMPA和动作以设定占空比。// 配置比较器子模块 // 占空比 CMPA / TBPRD (对于Up-Down模式在CTRCMPA时动作通常控制的是高电平时间) // 期望占空比 30%所以 CMPA 0.3 * TBPRD 0.3 * 3750 1125 EPwm1Regs.CMPA.half.CMPA 1125; // 设置比较值A EPwm1Regs.CMPCTL.bit.SHDWAMODE CC_SHADOW; // CMPA使用影子寄存器 EPwm1Regs.CMPCTL.bit.LOADAMODE CC_CTR_ZERO; // 在CTR0时重载影子寄存器 // 配置动作限定器 // 我们希望产生一对互补的PWM先配置死区模块的输入源。 // 首先定义EPWM1A的基本波形在加死区前 // 在CTR0时将EPWM1A置高。 EPwm1Regs.AQCTLA.bit.ZRO AQ_SET; // 在CTRCMPA且向上计数时将EPWM1A置低。 EPwm1Regs.AQCTLA.bit.CAU AQ_CLEAR; // 对于EPWM1B我们希望它是EPWM1A的反相互补所以在动作限定器里直接配置为相反动作 // 在CTR0时将EPWM1B置低。 EPwm1Regs.AQCTLB.bit.ZRO AQ_CLEAR; // 在CTRCMPA且向上计数时将EPWM1B置高。 EPwm1Regs.AQCTLB.bit.CAU AQ_SET;现在如果没有死区EPWM1A和EPWM1B已经是互补信号了。但为了安全必须插入死区。3.3 步骤三死区模块配置我们需要在互补信号中加入死区。假设我们采用“高电平有效互补模式”AHC该模式下死区模块会对输入信号的上升沿和下降沿都进行延迟生成两路输出一路是上升沿延迟、下降沿不延迟OUTSW另一路是上升沿不延迟、下降沿延迟OUTS。通常我们用OUTSW作为上管的驱动高电平有效OUTS作为下管的驱动也是高电平有效这样两者之间就自然形成了死区。// 配置死区子模块 EPwm1Regs.DBCTL.bit.OUT_MODE DB_FULL_ENABLE; // 使能死区发生器并对两路输出都生效 EPwm1Regs.DBCTL.bit.POLSEL DB_ACTV_HIC; // 选择主动高电平互补模式AHC EPwm1Regs.DBCTL.bit.IN_MODE DBA_ALL; // 死区输入源选择EPWM1A经过AQ后的信号 // 计算死区时间对应的延迟值 // 死区时间 延迟值 * T_{TBCLK} // T_{TBCLK} 1 / 150MHz ≈ 6.667 ns // 期望死区时间 1 us 1000 ns // 延迟值 死区时间 / T_{TBCLK} 1000 ns / 6.667 ns ≈ 150 // 我们需要设置上升沿延迟(RED)和下降沿延迟(FED)。在AHC模式下两者通常设为相同值。 EPwm1Regs.DBRED 150; // 上升沿延迟 EPwm1Regs.DBFED 150; // 下降沿延迟关键点POLSEL极性选择的配置非常关键它决定了最终输出信号的极性高有效还是低有效以及死区插入的方式。DB_ACTV_HIC表示输出均为高电平有效并且是互补的。一定要根据你后级驱动电路比如栅极驱动器需要的输入信号极性来配置这个寄存器。3.4 步骤四引脚复用与输出使能配置好了ePWM模块内部还需要把信号送到具体的GPIO引脚上。// 配置 GPIO 引脚复用为 EPWM1A 和 EPWM1B 功能 // 假设 EPWM1A 使用 GPIO0 EPWM1B 使用 GPIO1 // 首先将GPIO0和GPIO1设置为外设功能模式而非数字IO EALLOW; // 解除寄存器保护 GpioCtrlRegs.GPAMUX1.bit.GPIO0 1; // 01b 代表外设功能1通常是EPWM1A具体查数据手册 GpioCtrlRegs.GPAMUX1.bit.GPIO1 1; // 01b 代表外设功能1通常是EPWM1B EDIS; // 恢复寄存器保护 // 确保ePWM模块的输出被使能通常默认是使能的但确认一下 EPwm1Regs.TBCTL.bit.SWFSYNC 0; // 软件强制同步位这里不需要置0 // AQ和DB的配置已经隐含了输出使能。3.5 步骤五启动计数器最后启动时间基准计数器PWM波形就开始产生了。// 如果计数器尚未运行确保CTRMODE已正确设置前面已设。 // 有时需要一个软件同步来启动但通常配置好TBPRD和模式后计数器会自动从0开始。 // 为了确保可以强制触发一下时间基准同步如果模块是同步链的一部分这里我们独立运行可省略。 // EPwm1Regs.TBCTL.bit.SWFSYNC 1; // 如果需要软件同步 // EPwm1Regs.TBCTL.bit.SWFSYNC 0;4. 调试与验证眼见为实用示波器说话代码写完了烧录进去但灯不亮、电机不转怎么办别慌硬件调试是最后也是最关键的一环。4.1 软件仿真与寄存器检查在连接硬件之前可以利用CCS的寄存器查看器和内存查看器检查关键寄存器的值是否与你的配置一致。重点检查EPwm1Regs.TBCTL.all确认计数模式、分频、同步设置。EPwm1Regs.TBPRD确认周期值。EPwm1Regs.CMPA.half.CMPA确认比较值。EPwm1Regs.AQCTLA.all和AQCTLB.all确认动作配置。EPwm1Regs.DBCTL.all、DBRED、DBFED确认死区配置。GpioCtrlRegs.GPAMUX1.all确认引脚复用功能。4.2 硬件测量与常见问题排查接上示波器探头点在你的EPWM1A和EPWM1B引脚上或者连接到的驱动芯片输入脚。问题1完全没有波形输出。检查电源和时钟确认DSP核心供电正常晶振起振系统时钟正确。可以点测一个已知的GPIO输出一个简单方波来验证。检查引脚复用这是最常见的原因。确保GPxMUX寄存器正确配置引脚没有被锁定在其他功能上。检查输出使能有些GPIO有第二重输出使能寄存器GPxOE确保它没有禁止输出。检查ePWM模块使能在有些系统初始化中外设时钟可能需要单独使能通过PCLKCRx寄存器确认ePWM1的时钟已开启。问题2有波形但频率不对。复查计算公式重点检查TBCLK的计算系统时钟分频和TBPRD的计算公式。用示波器测出的周期反推一下TBCLK是否和你设想的一致。检查计数模式确认TBCTL.CTRMODE设置的是你想要的模式。边沿对齐和中心对齐的波形看起来不同。问题3占空比不对或不可调。检查CMPA影子寄存器加载模式如果你在程序中动态修改CMPA但波形没变化可能是加载模式LOADAMODE设置不对或者修改的是影子寄存器而影子寄存器没有在预期的时间点被加载到活动寄存器。确保你在正确的时间点如CTR0的中断里更新CMPA的影子寄存器值。检查动作限定器事件确认AQCTLA配置的事件ZRO,PRD,CAU,CAD,CBU,CBD是否与你的计数模式和期望的波形边沿对应。在递增-递减模式下CAU向上等于CMPA和CAD向下等于CMPA都会触发如果你只设置了其中一个占空比控制就会不对称。问题4互补信号没有死区或死区时间不对。确认死区模块已使能DBCTL.OUT_MODE不能是DB_DISABLE。确认输入源和极性DBCTL.IN_MODE和POLSEL必须匹配你的信号逻辑。用示波器同时观察死区模块的输入信号即经过AQ后的EPWMxA和最终输出信号看死区是否按预期插入。计算延迟值重新计算DBRED和DBFED。TBCLK的周期很小计算时注意单位换算MHz, ns, us。示波器测量死区时间反推验证。问题5波形上有毛刺或抖动。检查PCB布局和接地功率电路和大电流路径可能对敏感的PWM信号线造成干扰。确保信号走线远离噪声源接地良好。检查软件干扰如果是在中断服务程序里频繁更新PWM参数且中断优先级处理不当可能导致参数更新时刻出现微小偏移引起抖动。可以考虑在特定的、稳定的同步点如TBCTR0更新参数。5. 进阶应用与性能优化思路当基本的PWM输出稳定后可以考虑更复杂的应用来提升系统性能。5.1 多模块同步与相位控制在复杂拓扑如三相逆变器中需要三个ePWM模块产生相位互差120度的PWM。这可以通过主从同步链实现。将一个模块如ePWM1设为主模块SYNCOSEL TB_SYNC_DISABLE其他模块设为从模块SYNCOSEL TB_SYNC_IN并配置从模块的相位偏移寄存器TBPHS。当主模块发出同步脉冲通过SWFSYNC或计数器归零事件时从模块的计数器会加载TBPHS的值后开始计数从而实现精确的相位差。5.2 高分辨率PWM标准的ePWM分辨率受限于TBCLK。例如150MHz下20kHz的PWMTBPRD3750分辨率是1/3750 ≈ 0.027%。对于某些需要更精细调制的场合如音频D类功放这可能不够。F28335支持高分辨率PWM扩展。其原理是利用一个专用的高分辨率时钟由PLL分频得到频率远高于SYSCLKOUT和一个微边沿定位器在标准PWM边沿的基础上进行微调可以实现皮秒级的时间调整大幅提升有效分辨率。5.3 结合ADC实现闭环控制这是电机控制和数字电源的核心。通过配置事件触发子模块ET在PWM周期的特定点如计数器归零时、占空比中点时触发ADC开始采样。采样得到的电流、电压值经过CPU或CLA运算后在下一个PWM周期开始前通过中断更新CMPA/CMPB值实现电流环、电压环的闭环控制。这里的关键是时序对齐要确保ADC采样时刻对应于PWM波形的稳定时刻避开开关噪声并且计算和更新要在下一个周期开始前完成否则会引入一个周期的延迟。5.4 利用影子寄存器实现无毛刺更新在电机控制等动态应用中PWM参数需要实时更新。直接写入活动寄存器CMPA可能在计数过程中发生导致当前PWM周期波形畸形产生窄脉冲可能损坏功率管。影子寄存器机制允许你在任何时间安全地更新影子寄存器如CMPA的影子然后指定在某个安全时刻如CTR0或CTRPRD由硬件自动将影子寄存器的值加载到活动寄存器。务必在配置时设置CMPCTL.SHDWAMODE CC_SHADOW和CMPCTL.LOADAMODE CC_CTR_ZERO或其他安全点。配置F28335的ePWM就像在指挥一个功能丰富的交响乐团。时间基准是节拍器比较器和动作限定器是乐手死区模块是安全员错误联防是消防队。只有透彻理解每个“乐手”的职责和它们之间的协作规则才能奏出稳定、精确、安全的PWM乐章。从最基础的频率占空比设置到互补死区保护再到多模块同步和闭环触发每一步的配置都直接关系到最终硬件的可靠性和性能。我个人的经验是永远不要满足于“代码能跑”一定要用示波器去验证每一个关键的时序参数特别是死区时间和多路PWM的相位关系。数据手册是你的地图但示波器才是你确认抵达目的地的眼睛。
1. 从零开始为什么F28335的PWM配置值得深究最近在调试一个电机驱动项目手头用的是TI的TMS320F28335这颗经典的DSP芯片。项目里需要用到高精度的PWM信号来控制MOSFET的开关实现电机的精确调速和换向。一开始我以为配置PWM无非就是设置一下频率和占空比照着数据手册填几个寄存器就完事了。结果在实际操作中从时钟树的选择到死区时间的微妙影响再到中断的精准触发每一步都藏着不少细节。特别是当你想实现互补PWM输出、带死区保护这种在电机驱动和电源应用中至关重要的功能时F28335的增强型PWM模块ePWM的灵活性就体现出来了但同时也带来了配置上的复杂性。网上很多资料要么过于简略只给个代码片段要么直接搬数据手册看得人云里雾里。所以我决定结合自己的踩坑经历把F28335的ePWM配置从头到尾、掰开揉碎了讲清楚。这篇文章不是数据手册的翻译而是一个工程师从“要用”到“用好”的实战笔记重点会放在那些容易出错、但又至关重要的配置逻辑和参数计算上。2. ePWM模块架构全景与核心概念拆解在F28335中PWM功能主要由增强型PWM模块ePWM提供。芯片内部通常有多个ePWM模块如ePWM1, ePWM2...每个模块都是高度独立且可配置的能够产生两路互补或独立的PWM输出EPWMxA和EPWMxB。理解它的架构是避免配置混乱的第一步。2.1 时钟与时间基准一切计时的源头ePWM的“心跳”来自于系统时钟SYSCLKOUT。但直接用它来计数通常太快了所以引入了时间基准子模块TB。你可以通过配置TBCLK的分频系数来得到适合你PWM频率的计数时钟。这里第一个坑就来了PWM频率的计算。假设系统时钟SYSCLKOUT 150MHz你的PWM周期寄存器TBPRD 1000。如果你设置分频器HSPCLKDIV和CLKDIV都为1即不分频那么TBCLK SYSCLKOUT 150MHz。 此时PWM的频率计算公式为PWM_Freq TBCLK / (TBPRD 1)。 代入计算PWM_Freq 150,000,000 / (1000 1) ≈ 149.85 kHz。很多人会忽略那个“1”直接拿TBPRD去除导致实际频率比预期高一点点在要求严格的场合可能引发问题。另一个关键点是计数模式TBCTL.CTRMODE决定了波形生成的“画布”递增计数模式Up-Down计数器从0增加到TBPRD再减少回0。这是产生对称PWM波中心对齐最常用的模式能有效降低谐波分量在电机驱动中尤其重要。递增计数模式Up计数器从0增加到TBPRD后复位。产生非对称PWM波边沿对齐。递减计数模式Down计数器从TBPRD减少到0后复位。选择哪种模式直接影响了比较器动作点和PWM波形的对称性。2.2 比较器与动作限定器波形形状的雕刻师时间基准模块提供了不断循环的“时间轴”而比较器子模块CC和动作限定器AQ则负责在这个时间轴上“雕刻”出具体的波形形状。每个ePWM模块有两个比较寄存器CMPA和CMPB。当时间基准计数器TBCNT的值与CMPA或CMPB的值匹配时就会产生事件。但仅仅产生事件还不够需要动作限定器来定义当事件发生时输出引脚EPWMxA和EPWMxB应该做什么。动作限定器支持的动作包括置高Set、置低Clear、翻转Toggle。你可以为不同的事件如CTRCMPA向上计数时、CTRCMPA向下计数时、CTRPRD、CTRZERO分配不同的动作。例如要产生一个简单的PWM通常这样配置在CTRZERO时将EPWMxA置高Set。在CTRCMPA且向上计数时将EPWMxA置低Clear。这样CMPA的值就直接控制了占空比。占空比的计算也取决于计数模式。对于递增计数模式占空比 CMPA / TBPRD对于递增-递减模式一个周期内比较器会匹配两次需要特别注意通常占空比的控制逻辑会更复杂一些有时需要用到影子寄存器来在特定时刻安全更新比较值避免在PWM周期中间产生毛刺。2.3 死区子模块功率器件的“安全卫士”在驱动半桥或全桥电路时上下两个功率管如MOSFET绝对不能同时导通否则会造成直通短路瞬间烧毁器件。死区子模块DB就是为了防止这种情况而生的。它在互补的PWM信号EPWMxA和EPWMxB中插入一段两个信号都为低电平或都为高电平取决于配置的时间确保在一个管子完全关断后另一个管子才开启。配置死区主要关注几个参数输入信号选择选择哪路信号作为死区模块的源通常选择经过动作限定器后的信号。输出模式决定如何生成带死区的两路信号。常见模式如“高电平有效互补模式”AHC在这种模式下输入信号的高电平脉宽会被缩短下降沿延迟或拉长上升沿提前从而在互补输出上形成死区。上升沿延迟RED和下降沿延迟FED这两个寄存器的值决定了死区时间的长短。死区时间 延迟值 *TBCLK的周期。例如TBCLK150MHz周期约6.67ns。若设置RED 100则上升沿延迟时间约为667ns。这个时间需要根据你使用的功率管开关特性特别是关断时间来谨慎设定太短不安全太长则会降低有效电压利用率。2.4 错误联防与中断系统的“紧急制动”ePWM模块集成了错误联防子模块TZ。当外部故障信号如过流、过压检测电路的输出触发时TZ模块可以强制ePWM输出进入一种安全状态如高阻、强制高、强制低这是硬件级别的保护响应速度极快。此外通过事件触发子模块ET可以配置在特定事件如CTRPRD、CTRCMPA发生时向CPU申请中断。在中断服务程序中你可以安全地更新下一个周期的CMPA、CMPB甚至TBPRD值实现PWM参数的动态调整比如做闭环控制中的占空比更新。3. 实战配置从寄存器到可运行的PWM信号理论讲完了我们动手配一个具体的例子。目标使用ePWM1模块产生一对带死区的互补PWM信号EPWM1A和EPWM1B频率20kHz死区时间1us初始占空比30%。系统时钟150MHz。3.1 步骤一时钟与时间基准配置首先要确认系统时钟已经正确初始化。然后配置ePWM1的时间基准// 假设系统时钟初始化已完成SYSCLKOUT 150MHz // 配置 ePWM1 时间基准子模块 EPwm1Regs.TBCTL.bit.CTRMODE TB_COUNT_UPDOWN; // 设置为递增-递减模式产生对称PWM EPwm1Regs.TBCTL.bit.PHSEN TB_DISABLE; // 禁止相位加载独立运行 EPwm1Regs.TBCTL.bit.PRDLD TB_SHADOW; // 周期寄存器使用影子寄存器在CTR0时重载 EPwm1Regs.TBCTL.bit.SYNCOSEL TB_SYNC_DISABLE; // 禁止同步输出作为主模块 EPwm1Regs.TBCTL.bit.HSPCLKDIV TB_DIV1; // 高速时钟分频 1 EPwm1Regs.TBCTL.bit.CLKDIV TB_DIV1; // 时钟分频 1 // 因此 TBCLK SYSCLKOUT 150MHz // 计算周期值 TBPRD // PWM 频率 TBCLK / (2 * TBPRD) (对于 Up-Down 模式) // 所以 TBPRD TBCLK / (2 * PWM_Freq) - 1? 这里需要小心。 // 更准确的公式PWM周期 (TBPRD) * 2 * T_{TBCLK}因为从0到TBPRD再到0。 // 所以 PWM_Freq 1 / (周期) TBCLK / (2 * TBPRD) // 因此 TBPRD TBCLK / (2 * PWM_Freq) // 代入TBPRD 150,000,000 / (2 * 20,000) 3750 EPwm1Regs.TBPRD 3750; // 设置周期寄存器注意这里有一个非常容易混淆的点。在递增-递减模式下计数器从0到TBPRD再到0一个完整的PWM周期经历了2 * TBPRD个TBCLK时钟。所以频率公式是Fpwm TBCLK / (2 * TBPRD)。很多资料和代码示例会使用Fpwm TBCLK / (TBPRD * 2)意思一样但理解清楚计数过程才能避免错误。3.2 步骤二比较器与动作限定器配置接下来配置比较值CMPA和动作以设定占空比。// 配置比较器子模块 // 占空比 CMPA / TBPRD (对于Up-Down模式在CTRCMPA时动作通常控制的是高电平时间) // 期望占空比 30%所以 CMPA 0.3 * TBPRD 0.3 * 3750 1125 EPwm1Regs.CMPA.half.CMPA 1125; // 设置比较值A EPwm1Regs.CMPCTL.bit.SHDWAMODE CC_SHADOW; // CMPA使用影子寄存器 EPwm1Regs.CMPCTL.bit.LOADAMODE CC_CTR_ZERO; // 在CTR0时重载影子寄存器 // 配置动作限定器 // 我们希望产生一对互补的PWM先配置死区模块的输入源。 // 首先定义EPWM1A的基本波形在加死区前 // 在CTR0时将EPWM1A置高。 EPwm1Regs.AQCTLA.bit.ZRO AQ_SET; // 在CTRCMPA且向上计数时将EPWM1A置低。 EPwm1Regs.AQCTLA.bit.CAU AQ_CLEAR; // 对于EPWM1B我们希望它是EPWM1A的反相互补所以在动作限定器里直接配置为相反动作 // 在CTR0时将EPWM1B置低。 EPwm1Regs.AQCTLB.bit.ZRO AQ_CLEAR; // 在CTRCMPA且向上计数时将EPWM1B置高。 EPwm1Regs.AQCTLB.bit.CAU AQ_SET;现在如果没有死区EPWM1A和EPWM1B已经是互补信号了。但为了安全必须插入死区。3.3 步骤三死区模块配置我们需要在互补信号中加入死区。假设我们采用“高电平有效互补模式”AHC该模式下死区模块会对输入信号的上升沿和下降沿都进行延迟生成两路输出一路是上升沿延迟、下降沿不延迟OUTSW另一路是上升沿不延迟、下降沿延迟OUTS。通常我们用OUTSW作为上管的驱动高电平有效OUTS作为下管的驱动也是高电平有效这样两者之间就自然形成了死区。// 配置死区子模块 EPwm1Regs.DBCTL.bit.OUT_MODE DB_FULL_ENABLE; // 使能死区发生器并对两路输出都生效 EPwm1Regs.DBCTL.bit.POLSEL DB_ACTV_HIC; // 选择主动高电平互补模式AHC EPwm1Regs.DBCTL.bit.IN_MODE DBA_ALL; // 死区输入源选择EPWM1A经过AQ后的信号 // 计算死区时间对应的延迟值 // 死区时间 延迟值 * T_{TBCLK} // T_{TBCLK} 1 / 150MHz ≈ 6.667 ns // 期望死区时间 1 us 1000 ns // 延迟值 死区时间 / T_{TBCLK} 1000 ns / 6.667 ns ≈ 150 // 我们需要设置上升沿延迟(RED)和下降沿延迟(FED)。在AHC模式下两者通常设为相同值。 EPwm1Regs.DBRED 150; // 上升沿延迟 EPwm1Regs.DBFED 150; // 下降沿延迟关键点POLSEL极性选择的配置非常关键它决定了最终输出信号的极性高有效还是低有效以及死区插入的方式。DB_ACTV_HIC表示输出均为高电平有效并且是互补的。一定要根据你后级驱动电路比如栅极驱动器需要的输入信号极性来配置这个寄存器。3.4 步骤四引脚复用与输出使能配置好了ePWM模块内部还需要把信号送到具体的GPIO引脚上。// 配置 GPIO 引脚复用为 EPWM1A 和 EPWM1B 功能 // 假设 EPWM1A 使用 GPIO0 EPWM1B 使用 GPIO1 // 首先将GPIO0和GPIO1设置为外设功能模式而非数字IO EALLOW; // 解除寄存器保护 GpioCtrlRegs.GPAMUX1.bit.GPIO0 1; // 01b 代表外设功能1通常是EPWM1A具体查数据手册 GpioCtrlRegs.GPAMUX1.bit.GPIO1 1; // 01b 代表外设功能1通常是EPWM1B EDIS; // 恢复寄存器保护 // 确保ePWM模块的输出被使能通常默认是使能的但确认一下 EPwm1Regs.TBCTL.bit.SWFSYNC 0; // 软件强制同步位这里不需要置0 // AQ和DB的配置已经隐含了输出使能。3.5 步骤五启动计数器最后启动时间基准计数器PWM波形就开始产生了。// 如果计数器尚未运行确保CTRMODE已正确设置前面已设。 // 有时需要一个软件同步来启动但通常配置好TBPRD和模式后计数器会自动从0开始。 // 为了确保可以强制触发一下时间基准同步如果模块是同步链的一部分这里我们独立运行可省略。 // EPwm1Regs.TBCTL.bit.SWFSYNC 1; // 如果需要软件同步 // EPwm1Regs.TBCTL.bit.SWFSYNC 0;4. 调试与验证眼见为实用示波器说话代码写完了烧录进去但灯不亮、电机不转怎么办别慌硬件调试是最后也是最关键的一环。4.1 软件仿真与寄存器检查在连接硬件之前可以利用CCS的寄存器查看器和内存查看器检查关键寄存器的值是否与你的配置一致。重点检查EPwm1Regs.TBCTL.all确认计数模式、分频、同步设置。EPwm1Regs.TBPRD确认周期值。EPwm1Regs.CMPA.half.CMPA确认比较值。EPwm1Regs.AQCTLA.all和AQCTLB.all确认动作配置。EPwm1Regs.DBCTL.all、DBRED、DBFED确认死区配置。GpioCtrlRegs.GPAMUX1.all确认引脚复用功能。4.2 硬件测量与常见问题排查接上示波器探头点在你的EPWM1A和EPWM1B引脚上或者连接到的驱动芯片输入脚。问题1完全没有波形输出。检查电源和时钟确认DSP核心供电正常晶振起振系统时钟正确。可以点测一个已知的GPIO输出一个简单方波来验证。检查引脚复用这是最常见的原因。确保GPxMUX寄存器正确配置引脚没有被锁定在其他功能上。检查输出使能有些GPIO有第二重输出使能寄存器GPxOE确保它没有禁止输出。检查ePWM模块使能在有些系统初始化中外设时钟可能需要单独使能通过PCLKCRx寄存器确认ePWM1的时钟已开启。问题2有波形但频率不对。复查计算公式重点检查TBCLK的计算系统时钟分频和TBPRD的计算公式。用示波器测出的周期反推一下TBCLK是否和你设想的一致。检查计数模式确认TBCTL.CTRMODE设置的是你想要的模式。边沿对齐和中心对齐的波形看起来不同。问题3占空比不对或不可调。检查CMPA影子寄存器加载模式如果你在程序中动态修改CMPA但波形没变化可能是加载模式LOADAMODE设置不对或者修改的是影子寄存器而影子寄存器没有在预期的时间点被加载到活动寄存器。确保你在正确的时间点如CTR0的中断里更新CMPA的影子寄存器值。检查动作限定器事件确认AQCTLA配置的事件ZRO,PRD,CAU,CAD,CBU,CBD是否与你的计数模式和期望的波形边沿对应。在递增-递减模式下CAU向上等于CMPA和CAD向下等于CMPA都会触发如果你只设置了其中一个占空比控制就会不对称。问题4互补信号没有死区或死区时间不对。确认死区模块已使能DBCTL.OUT_MODE不能是DB_DISABLE。确认输入源和极性DBCTL.IN_MODE和POLSEL必须匹配你的信号逻辑。用示波器同时观察死区模块的输入信号即经过AQ后的EPWMxA和最终输出信号看死区是否按预期插入。计算延迟值重新计算DBRED和DBFED。TBCLK的周期很小计算时注意单位换算MHz, ns, us。示波器测量死区时间反推验证。问题5波形上有毛刺或抖动。检查PCB布局和接地功率电路和大电流路径可能对敏感的PWM信号线造成干扰。确保信号走线远离噪声源接地良好。检查软件干扰如果是在中断服务程序里频繁更新PWM参数且中断优先级处理不当可能导致参数更新时刻出现微小偏移引起抖动。可以考虑在特定的、稳定的同步点如TBCTR0更新参数。5. 进阶应用与性能优化思路当基本的PWM输出稳定后可以考虑更复杂的应用来提升系统性能。5.1 多模块同步与相位控制在复杂拓扑如三相逆变器中需要三个ePWM模块产生相位互差120度的PWM。这可以通过主从同步链实现。将一个模块如ePWM1设为主模块SYNCOSEL TB_SYNC_DISABLE其他模块设为从模块SYNCOSEL TB_SYNC_IN并配置从模块的相位偏移寄存器TBPHS。当主模块发出同步脉冲通过SWFSYNC或计数器归零事件时从模块的计数器会加载TBPHS的值后开始计数从而实现精确的相位差。5.2 高分辨率PWM标准的ePWM分辨率受限于TBCLK。例如150MHz下20kHz的PWMTBPRD3750分辨率是1/3750 ≈ 0.027%。对于某些需要更精细调制的场合如音频D类功放这可能不够。F28335支持高分辨率PWM扩展。其原理是利用一个专用的高分辨率时钟由PLL分频得到频率远高于SYSCLKOUT和一个微边沿定位器在标准PWM边沿的基础上进行微调可以实现皮秒级的时间调整大幅提升有效分辨率。5.3 结合ADC实现闭环控制这是电机控制和数字电源的核心。通过配置事件触发子模块ET在PWM周期的特定点如计数器归零时、占空比中点时触发ADC开始采样。采样得到的电流、电压值经过CPU或CLA运算后在下一个PWM周期开始前通过中断更新CMPA/CMPB值实现电流环、电压环的闭环控制。这里的关键是时序对齐要确保ADC采样时刻对应于PWM波形的稳定时刻避开开关噪声并且计算和更新要在下一个周期开始前完成否则会引入一个周期的延迟。5.4 利用影子寄存器实现无毛刺更新在电机控制等动态应用中PWM参数需要实时更新。直接写入活动寄存器CMPA可能在计数过程中发生导致当前PWM周期波形畸形产生窄脉冲可能损坏功率管。影子寄存器机制允许你在任何时间安全地更新影子寄存器如CMPA的影子然后指定在某个安全时刻如CTR0或CTRPRD由硬件自动将影子寄存器的值加载到活动寄存器。务必在配置时设置CMPCTL.SHDWAMODE CC_SHADOW和CMPCTL.LOADAMODE CC_CTR_ZERO或其他安全点。配置F28335的ePWM就像在指挥一个功能丰富的交响乐团。时间基准是节拍器比较器和动作限定器是乐手死区模块是安全员错误联防是消防队。只有透彻理解每个“乐手”的职责和它们之间的协作规则才能奏出稳定、精确、安全的PWM乐章。从最基础的频率占空比设置到互补死区保护再到多模块同步和闭环触发每一步的配置都直接关系到最终硬件的可靠性和性能。我个人的经验是永远不要满足于“代码能跑”一定要用示波器去验证每一个关键的时序参数特别是死区时间和多路PWM的相位关系。数据手册是你的地图但示波器才是你确认抵达目的地的眼睛。
