杰理之SCLK(Serial Clock,串行时钟)【篇】 2026/8/8 11:30:06 拓冰建站 浏览量 也叫位时钟,频率为 LRCLK 的位深度倍数(如 16 位音频对应 LRCLK×16),控制每 bit 数据的传输时序。