做高速数字电路这些年串扰是我见过最容易“阴人”的一个信号完整性问题。板子跑不起来、时序裕量突然不够、眼图莫名其妙闭合很多时候把板子翻来覆去查半天最后发现就是两根相邻走线在背地里“互传小纸条”。信号完整性基础系列写到第四篇今天专门聊聊串扰而且是第一篇重点放在原理层面的东西——串扰到底是怎么产生的、近端和远端有什么区别、怎么用示波器实实在在看到它、日常设计里有哪些手段能把它的影响压下去。这篇内容适合刚接触信号完整性、正在画高速板的硬件工程师也适合那些“知道有串扰这回事但说不出所以然”的老工程师。基础概念我会讲透公式也不会堆太多尽量用工程直觉让你一次把串扰“看穿”。1. 先搞清楚串扰是什么一根线上走信号旁边那根线在“被动听”1.1 串扰的本质寄生耦合不是“漏电”串扰英文叫Crosstalk本质就是两根相邻导体之间的寄生耦合。信号沿着攻击线Aggressor也叫干扰源传输时电磁场会在空间中向四周扩散旁边那根受害线Victim会被这个变化的电磁场“感应”出电压和电流于是在自己身上产生了一个原本不属于它的噪声信号。说句大白话这就好比你在安静的图书馆里听耳机旁边的人耳机漏音太大你就能听到他在听什么。耳机漏音是物理上不可避免的串扰也是——只要两根导线挨得够近、信号变化够快就一定会有耦合。我们能做的从来不是“消灭串扰”而是“把串扰压低到一个不影响系统工作的水平”。需要明确一点串扰不是“信号漏电”。漏电是绝缘阻抗不够导致的传导问题属于直流或低频范畴。串扰是电磁耦合属于高频范畴它走的是“场”而不是“导体”。这也就解释了为什么串扰和信号的上升沿、频率、走线距离、间距、参考平面距离有强相关性而和绝缘电阻没太大关系。1.2 一个直观场景平行长走线的“窃听效应”举个例子一块DDR3主板上一根地址线从控制器连到内存颗粒旁边平行走了一根数据线。地址线在1ns内从0V跳变到1.5V这个沿变化非常陡峭空间中的电场和磁场会在极短的时间内剧烈变化。紧挨着它的数据线上就会感应出一个正的或者负的小毛刺。这个小毛刺叠加在数据线本身的信号上轻则无伤大雅重则让接收端把0误判成1或者把1的建立时间破坏掉。等板子做到高速以后串扰甚至会成为比反射更头疼的问题——反射至少还算线性、可预测串扰因为耦合路径复杂表现起来经常是“多对多”的排查起来特别费劲。我在实际调试中见过最夸张的一种情况一根长距离的I2C时钟线旁边走了一根SPI的MOSI线结果MOSI每次翻转到高电平I2C的时钟线上就跟着出现一个尖峰直接把I2C从机的状态机打飞了。后来量波形才发现两根线平行走了整整5厘米间距只有0.2mm——这串扰不大才怪。2. 串扰的内部机理容性耦合和感性耦合是一对“孪生兄弟”2.1 容性耦合电场在“隔空互摸”要理解串扰必须先把两种耦合机制分开。第一种叫容性耦合也叫电场耦合。两根平行走线之间存在寄生电容Cm互容当攻击线上的电压发生变化时通过Cm会向受害线上注入一个电流。电流大小是I Cm × dV/dt注意这里面有两个关键点。第一dV/dt越大耦合电流越大也就是信号沿越陡串扰越严重。第二耦合电流的方向和电压变化的方向有关——攻击线电压上升时受害线上会被“推”出一个正极性的小脉冲攻击线电压下降时则会被“拉”出一个负极性的小脉冲。容性耦合的波形方向有个经典规律受害线上感应的噪声近端和远端的方向一致都是和攻击线电压变化方向一致的即上升沿对应正脉冲。这一点在下面讲NEXT和FEXT区别时非常重要。2.2 感性耦合磁场在“隔空牵手”第二种叫感性耦合也称磁场耦合。攻击线上流过的电流会在周围建立磁场而这个磁场会穿过受害线构成的回路产生感应电动势。寄生电感Lm就是描述这种耦合强弱的量。产生的感应电压是V Lm × dI/dt注意感性耦合产生的感应电流方向和攻击线电流方向相反楞次定律。这个“方向相反”的特性会导致近端和远端噪声的极性出现分裂——远端感应出的是和攻击线变化方向相反的负脉冲而近端由于同时受到正反方向的波作用会是一个和攻击线同向的正脉冲。这里建议先记住这个结论近端串扰NEXT极性通常和攻击线跳变方向一致远端串扰FEXT极性则相反。工程判断波形归属时这个特征比什么都好用。2.3 两种耦合叠加近端反向抵消远端同向叠加如果只有容性耦合或者只有感性耦合事情就简单了。问题是实际传输线里两种耦合同时存在结果是两者的矢量和。在近端容性耦合产生的正向脉冲和感性耦合产生的反向电流共同作用最终净效果是极性相同两者叠加增强。在远端容性耦合产生的脉冲和感性耦合产生的脉冲极性相反两者相互抵消。这就是为什么在带状线均匀介质结构中远端串扰几乎为零——因为Cm和Lm的比值关系与线上的特征阻抗匹配两种效应完全抵消。而微带线因为电磁场一部分在介质中、一部分在空气中传播速度不一致导致远端串扰不仅存在而且会随着耦合长度的增加而持续增大。用一个生活中的例子帮助记忆容性耦合像两个人隔着一堵薄墙喊话声音穿墙而过感性耦合像两个人手里拿着的线圈一个线圈电流一变另一个线圈就感应出反向电流。近端你听到的是“直接穿墙音反向感应的回声”远端听到的是“直接穿墙音-反向感应声”所以一个增强一个减弱。3. 近端串扰与远端串扰方向不同、脾气完全不同3.1 近端串扰NEXT受害线上同侧感应到的噪声近端串扰英文Near-End Crosstalk简称NEXT指在受害线靠近驱动端也就是攻击线信号源那一侧测量到的噪声。NEXT有几个非常关键的工程特征必须记牢NEXT的脉冲宽度约等于攻击线上升时间Tr的两倍在饱和长度内时而不是一个窄毛刺。NEXT的幅度不会无限增大存在一个饱和长度超过饱和长度后近端噪声幅度不再增加。NEXT的幅度可以用系数k进行估算典型设计目标是要把NEXT系数压到2%以下即噪声幅度不超过攻击线摆幅的2%。为什么NEXT宽度是两倍上升时间因为近端能同时看到攻击线沿传播方向上的正向波和从远端反射回来的反向耦合信号两者到达近端的时间差恰好等于信号在耦合区走一个来回的时间。当耦合长度达到饱和长度1/2上升沿空间长度对应的时间后正反向波的叠加达到最大值NEXT就饱和了。3.2 远端串扰FEXT受害线远端的“迟到噪声”远端串扰Far-End Crosstalk简称FEXT指在受害线远离攻击线驱动端的那一侧测到的噪声。FEXT的脾气和NEXT完全不同FEXT的脉冲宽度约等于攻击线的上升时间更窄像一根尖刺。FEXT会随着耦合长度线性增大没有饱和长度这个说法。走线越长远端噪声越大。FEXT在微带线中非常明显在带状线中则几乎消失。FEXT的极性和攻击线跳变方向相反。远端串扰最讨厌的一点就是它“越走越大”。在并行总线中如果一条总线从控制器到多个器件走线很长FEXT会给远端的接收端带来一个和信号跳变方向相反的毛刺直接吃掉噪声容限。DDR和PCIe这类总线对FEXT都极其敏感。3.3 一句话对比表对比项近端串扰NEXT远端串扰FEXT测量位置靠近驱动端一侧远离驱动端一侧脉冲宽度约等于2倍上升时间约等于上升时间随耦合长度变化存在饱和长度饱和后不再增大随长度线性增大极性与攻击线跳变方向一致与攻击线跳变方向相反在带状线中存在几乎为零在微带线中存在明显存在典型抑制手段加大间距、减小耦合长度、加屏蔽加大间距、使介质均匀、增加端接4. 用示波器“看”串扰不是玄学是可以重现的测量4.1 最实用的观测方法用连续脉冲激励串扰不是仿真软件里才有的东西用一台普通的示波器就能实实在在看到。方法不复杂关键是接线要对。实际操作步骤如下准备一块带平行走线的测试板或者直接用PCB上现成的两根平行信号线。把信号发生器或用板上的时钟源接到攻击线的一端在另一端接一个匹配电阻50Ω或按线阻抗确保线上没有反射。受害线的近端同侧接示波器注意也要端接匹配电阻或者直接把示波器输入阻抗设为50Ω避免反射影响读数。受害线的远端对侧也要端接匹配电阻防止远端反射折回近端造成“假串扰”。给攻击线加一个频率合适的方波上升沿尽量陡然后在示波器上同时看攻击线波形和受害线波形。正常你会看到每次攻击线跳变沿到来时受害线上会出现一个对应的毛刺或台阶状脉冲。这个就是串扰。一个常见坑如果受害线远端没有端接反射波会在远端和近端之间来回反弹示波器上看到的是一个振荡的衰减波形而不是干净的串扰脉冲。我第一次测串扰时就踩过这个坑当时以为串扰怎么这么大后来才反应过来是反射叠加了。4.2 如何区分NEXT和FEXT测量时要注意探头接在受害线的哪一端示波器接在受害线靠近攻击线信号源的那端测到的是近端串扰NEXT。示波器接在受害线的远端测到的是远端串扰FEXT。一个经验判断法如果受害线上出现的噪声脉冲比攻击线信号宽看起来像“平台”或“台阶”多半是NEXT如果噪声是一个窄尖刺而且方向与攻击线跳变方向相反多半是FEXT。如果示波器上同时看到两个脉冲一正一负说明你接的位置刚好能同时看到部分耦合噪声和反射波需要先检查端接。4.3 实测记录怎么分析比如我们测试板上有一对微带线线宽0.15mm间距0.2mm耦合长度50mm攻击线信号1.8V上升时间500ps。用示波器在受害线近端测量看到约40mV的平台状脉冲。算一下近端串扰系数k_NEXT ≈ 40mV / 1800mV ≈ 2.22%这个数值对于1.8V的接口来说偏高建议检查间距。因为按照3W法则0.15mm线宽对应间距应为0.45mm现在实际只有0.2mm是明显偏小了。同时在受害线远端能看到一个约60mV的负尖刺宽度约500ps这就是FEXT。FEXT是“沿”敏感型上升时间越短越严重。这也是为什么高速接口越来越要求缓沿如DDR的慢斜率设置的原因之一。4.4 用TDR/TDT做更精确的串扰观测如果是正规的信号完整性测试环境可以用TDR时域反射计或TDT时域传输计来做更精确的测量。TDR打一个阶跃脉冲到攻击线上在受害线上同步采样能得到完整的串扰波形。高阶工程师用TDR看串扰时重点是看串扰波形的起始位置和形状。起始点对应耦合区域的位置形状则反映沿线的耦合强度分布。如果串扰波形在某一位置突然变大说明那一段走线间距突然变小或者旁边有个过孔、焊盘造成了额外耦合。5. 减少串扰的工程手段每一招都有明确的“为什么”5.1 间距是第一道防线3W法则的真正含义减小串扰最直接的手段就是拉大间距。业界常说的“3W法则”指的是走线间距至少要达到3倍线宽。但这个法则其实是经验值严谨一点应该看“间距与到参考平面高度H的比值”。对于微带线近端串扰系数大致可以用下面这个趋势理解S/H 1时近端串扰系数约10%S/H 2时近端串扰系数约4%S/H 3时近端串扰系数约2%S/H 4时近端串扰系数约1%S是中心距H是走线到参考平面的介质厚度。所以真正决定串扰大小的不只是“线间距多大”而是“间距相对于参考平面有多远”。如果介质厚度很大即使间距看着不小串扰依然可能超标。实际设计时我的建议是普通信号走线至少保证2.5H以上间距高速总线DDR的数据线、地址线、控制线至少要3H以上如果是几百mV摆幅的高灵敏度信号要跑到4H以上。具体多少用SI仿真软件扫一遍最快别拍脑袋定。5.2 控制耦合长度FEXT的“闸门”FEXT会随耦合长度线性增长所以控制平行走线的长度是抑制远端串扰的关键。具体操作上有几个实用技巧尽量让并行走线的“平行段”短。如果一对信号必须在同一个布线层走很长的路中间可以用拌孔换层把长距离平行拆成两段让耦合中断。在并行走线之间加一个接地过孔阵列相当于物理隔离墙。对于DDR等并行总线尽量让走线长度一致的同时也要注意相邻线之间不要大片平行。我遇到过一块板子两根时钟差分线平行走了12厘米远端串扰怎么压都压不下去。后来在第三层加了一层地No不对换了个思路把两根线之间的间距从0.25mm加大到0.5mmFEXT直接从80mV降到20mV以下。5.3 参考平面完整性回流路径才是“隐形战场”很多人以为串扰只跟走线本身有关忽略了参考平面的作用。实际上回流电流的路径对串扰影响非常大。信号走线和回流地平面之间形成一个回路这个回路的面积越大感性耦合越强串扰越严重。保证参考平面完整的具体做法不要在高速走线下方的地/电源平面上开长槽。过孔焊接盘如果直接连到内层平面注意过孔之间的地孔要足够密给回流电流提供“电梯”。换层时在换层过孔旁边0.5mm以内加一个地孔保证回流路径连续。有一次调试中一个做过DDR4的板子莫名其妙出现串扰超标查了很久发现第三层电源平面上有一条很长的切割槽恰好位于一组地址线下方。回流电流被迫绕一个大弯等效回路面积大大增加串扰自然就大了。把槽补上后问题直接消失。5.4 层叠结构的选择带状线是FEXT的“天然克星”如果PCB层数允许把高速信号走在内层带状线远端串扰问题会大幅缓解。因为带状线两侧都有参考平面电磁场被限制在均匀介质中远端的容性耦合和感性耦合几乎完全抵消。层叠设计时的一个经验做法高速敏感信号优先走内层带状线。相邻信号层之间加一层完整的地平面隔离。两个信号层不要挨得太近如果必须相邻走线方向正交一个层横着走另一个层竖着走减少平行耦合长度。微带线表层走线因为电磁场一半在空气里一半在介质里介质不均匀导致远端串扰明显。如果信号必须走在表层要特别注意和旁边走线的间距以及下方参考平面的完整程度。5.5 端接和驱动器强度从源头减小“推挤力”这一条不少人会忽略串扰的源头是dV/dt和dI/dt如果驱动器输出级过强、上升沿过快串扰必然更大。适度降低驱动强度、增加上升时间对串扰的抑制非常立竿见影。工程上可以做的调整包括在芯片支持的前提下调低驱动电流档位如DDR的驱强From 40Ω调整为60Ω。在输出端串接电阻源端端接既缓解反射又能降低边沿速率。如果系统时钟裕量允许尽量使用缓沿。我自己实测过同一块板的同一组信号把驱动强度从最高档调到中档相当于源端串阻从22Ω提到33Ω近端串扰从3.5%降到了1.8%而时序裕量几乎没有损失。对于非极端高速的电路这往往是性价比最高的调整手段。6. 常见串扰问题与排查技巧之间实测经验总结6.1 排查串扰问题的“开枪顺序”当你怀疑一个信号质量问题是由串扰引起的不要一上来就改板。按照下面这个顺序排查效率最高先看波形用示波器确认噪声的位置和形状。近端串扰是宽平台远端串扰是窄尖刺先分清是哪种。再看走线关系找到受害者旁边是否有平行走线、平行段有多长、间距是否过近。再看层叠和参考平面确认走线下方有没有被切割、有没有跨分割。最后查驱动强度和端接有时调整一下驱动档位问题就解决了。6.2 容易误判为串扰的三种情况第一电源噪声耦合。电源平面上的纹波和噪声传播到接收端看起来像信号上的毛刺但实际是电源问题。区分方法是看毛刺的频率是否和开关电源频率一致或者给电源加去耦电容后毛刺是否明显减小。第二反射导致的振铃。反射产生的振铃波形往往出现在跳变沿之后振荡频率和走线长度、端接阻抗有关。区分方法是改变端接电阻反射会随之变化而串扰一般不会。第三地弹。多个输出同时翻转时芯片内部地电位被拉偏在接收端观察到类似噪声的波形。地弹的特点是每个通道都会看到相同的毛刺而且毛刺方向和同时翻转信号的数量相关。6.3 为什么仿真和实测总是对不上很多工程师抱怨SI仿真和实测结果对不上。根据我的经验至少有一半情况是仿真模型里的几何参数和真实PCB不一致线宽、介质厚度、叠层结构、玻纤效应、过孔尺寸任何一个偏差都会导致串扰预估偏差。另外仿真时要注意耦合窗口设置是否正确。有些工具默认只计算同层相邻走线的耦合忽略过孔耦合、跨层耦合和排线连接器本身的耦合这些都可能是实测中“多出来”噪声的来源。实际排查时别忘了看看板子的连接器区域——那种焊盘间距极密的连接器区域往往是串扰的重灾区。6.4 实测中探头接线的“隐形陷阱”测量串扰时示波器探头本身也会引入误差。普通无源探头的地线夹如果太长会形成一个大的地环路这个环路会拾取空间中的电磁噪声在示波器上显示出一个和串扰无关的毛刺。建议测量NEXT/FEXT时尽量使用短地线弹簧或者直接用SMA线缆连接测试点。另外示波器的带宽要足够至少是信号上升时间对应带宽的3倍以上。否则看到的串扰波形会被示波器带宽“削平”峰值偏低误导你对串扰严重程度的判断。7. 最后聊一点个人的习惯做信号完整性这些年我的一个体会是串扰问题最好在布线阶段就“算清楚”不要等到板子回来再拿示波器去“猜”。每次布板我都会把高速总线周围的间距、平行长度、参考平面切割情况当成和电源完整性同等重要的事来检查。串扰和反射不同反射可以通过端接来“事后补救”而串扰一旦布线定死了改板的代价极高。所以把今天这篇的内容消化掉布板时多留一分心后面调试能少熬好几个夜。下一篇我打算接着讲串扰的时域建模与仿真方法以及差分信号中串扰的一些特殊表现到时见。