1. PHY直连方案的整体设计思路与选型逻辑1.1 为什么直连方案值得单独拿出来讲两块板子之间走以太网传统做法是各自带变压器RJ45接口中间拉一根网线。但很多嵌入式项目里板间距离可能就几厘米比如主控板与交换板、摄像头模组与主板、工控背板上的多块业务板这种场景再放两个RJ45座子加两个变压器纯属浪费面积和BOM成本。于是就有了PHY对PHY直连的做法——去掉变压器和连接器两颗PHY芯片的差分线直接对接中间可能只隔一个AC耦合电容或者干脆DC直连。听起来简单但实际踩坑的人非常多。我见过太多项目在直连方案上翻车有的链路死活起不来有的能link但丢包严重有的批量生产后个别板子时好时坏。问题往往不在PHY芯片本身而在于驱动方式没搞对——电压驱动和电流驱动这两种PHY的差分输出结构完全不同外围电路设计思路也截然不同。把电流驱动的PHY当电压驱动来接或者反过来轻则信号质量差重则芯片损坏。这篇内容就是把我这些年做PHY直连踩过的坑、验证过的方案、以及背后的电路原理系统地梳理一遍。不管你是做交换机、工控板、还是消费类网络设备只要涉及两颗PHY芯片直连这里面的设计逻辑都适用。1.2 电压驱动与电流驱动的本质区别要理解直连电路怎么设计先得搞清楚PHY芯片的差分输出级到底是什么结构。电压驱动的PHY其差分输出对可以等效为两个电压源通过内部或外部的终端电阻形成回路。典型代表是TI的DP83848、DP83867系列以及Micrel现Microchip的KSZ8081等。这类PHY的差分引脚输出的是电压信号通常需要外部提供50Ω到地的终端电阻或者芯片内部集成差分摆幅一般在1.2V到2V之间。电流驱动的PHY则不同它的输出级是电流源结构差分对输出的是电流信号需要外部提供到电源的终端电阻通常是50Ω上拉到VDD或者变压器中心抽头供电。典型代表是Marvell的88E1111、88E1512以及Broadcom的BCM5461等。这类PHY的差分摆幅由电流乘以终端电阻决定常见电流值在10mA到20mA之间。这个区别为什么关键因为直连时两颗PHY的差分线是直接对接的中间没有变压器来隔离和转换。如果一端是电压驱动、另一端是电流驱动终端网络就会冲突电压驱动端需要到地的50Ω电流驱动端需要到电源的50Ω两者同时存在就会形成直流分压通路不仅信号摆幅不对还可能产生持续的直流电流导致芯片发热甚至损坏。注意直连方案中两端PHY的驱动类型必须匹配或者通过AC耦合电容隔断直流路径来兼容。这是所有设计的第一原则。1.3 直连方案的三种典型拓扑根据驱动类型和耦合方式PHY直连可以分成三种拓扑拓扑类型适用场景耦合方式终端位置典型芯片电压-电压直连两端均为电压驱动PHYDC直连或AC耦合两端各50Ω到地DP83848对DP83848电流-电流直连两端均为电流驱动PHYAC耦合为主两端各50Ω到电源88E1111对88E1512电压-电流混合两端驱动类型不同必须AC耦合各自按本端要求DP83867对88E1512第一种拓扑最简单两颗电压驱动PHY直接对接终端电阻各自放在靠近芯片引脚的位置中间可以DC直连也可以加AC耦合电容。第二种拓扑需要AC耦合电容来隔断两端的直流偏置因为电流驱动PHY的共模电压可能不同。第三种拓扑最麻烦必须用AC耦合电容隔断直流且每端的终端网络要严格按各自芯片的要求设计不能混用。我个人的经验是能选同类型就选同类型混合拓扑虽然理论可行但调试起来非常痛苦共模电压、摆幅匹配、AC耦合电容选型每一个环节都可能出问题。如果项目允许尽量在选型阶段就统一两端的PHY型号或至少统一驱动类型。2. 电压驱动PHY直连的电路细节与实操要点2.1 终端电阻的取值与布局电压驱动PHY的差分输出通常需要50Ω到地的终端电阻。这个50Ω不是随便选的它对应的是差分线特征阻抗100Ω的一半。每条差分线对地50Ω两条线合起来差分阻抗就是100Ω正好匹配标准以太网差分线的特征阻抗。但实际设计中很多PHY芯片内部已经集成了部分终端电阻外部只需要补足剩余部分。比如DP83848它的差分输出内部有50Ω的等效电阻但为了精确匹配仍然建议外部放置50Ω电阻。而DP83867则支持可编程终端可以通过寄存器配置内部电阻值外部就不需要再放了。布局上终端电阻必须尽可能靠近PHY芯片的差分引脚走线长度控制在5mm以内。我见过一个案例终端电阻放在距离芯片15mm的位置结果眼图几乎闭合链路只能跑到100M降到10M才勉强稳定。后来把电阻挪到引脚旁边眼图立刻打开千兆也能跑满。这个细节看起来小但对信号完整性影响极大。实操心得终端电阻的接地回路也要短最好直接在电阻焊盘旁边打过孔到地平面不要走一段线再打孔。过孔到地平面的距离越短高频回流的路径就越顺畅。2.2 AC耦合电容的选型与放置如果两端电压驱动PHY的共模电压不同或者中间需要隔断直流就需要加AC耦合电容。电容值通常选100nF封装用0402或0201尽量减小寄生电感。为什么是100nF这个值对应的是以太网信号的频率范围125MHz基频谐波到500MHz以上。100nF在这个频段内的阻抗足够低不会对信号造成明显衰减。同时100nF的电容在直流上完全隔断避免两端的直流偏置相互影响。放置位置上AC耦合电容应该靠近接收端而不是发射端。这是因为电容与接收端的终端电阻形成高通滤波器靠近接收端可以让滤波器的截止频率更可控。如果放在发射端电容与发射端的输出阻抗形成的时间常数会不同可能导致信号边沿变缓。我实测过AC耦合电容放在发射端和接收端眼图的上升时间能差20%左右。虽然大多数情况下都能工作但放在接收端明显更稳。2.3 共模电压的匹配与偏置电压驱动PHY的共模电压通常在1.2V到1.8V之间不同型号可能不同。直连时如果两端共模电压不一致AC耦合电容可以隔断直流但接收端的共模电压需要重新建立。这时候就需要偏置电阻来设置接收端的共模工作点。偏置电阻的典型做法是在接收端差分线的每根线上各放一个到VDD或到地的电阻分压得到所需的共模电压。比如接收端PHY要求共模电压1.5VVDD是3.3V那么可以用两个电阻分压上电阻1.8kΩ到3.3V下电阻1.5kΩ到地分压点就是1.5V。但这样会引入额外的负载影响信号摆幅。更常见的做法是利用PHY芯片自身的共模偏置能力。很多电压驱动PHY的接收端内部已经有共模偏置电路外部只需要提供AC耦合电容即可不需要额外加偏置电阻。具体要看芯片数据手册的推荐电路。注意如果数据手册明确要求外部偏置一定要按推荐值来不要凭感觉改。共模电压偏了接收端的差分放大器可能进入非线性区导致误码率飙升。3. 电流驱动PHY直连的电路细节与实操要点3.1 上拉终端与中心抽头供电电流驱动PHY的差分输出是电流源需要外部提供到电源的终端电阻来形成电压摆幅。典型做法是每根差分线各放一个50Ω电阻上拉到VDD或者使用变压器中心抽头供电。在直连场景中没有变压器所以只能用上拉电阻的方式。上拉电阻的电源要干净、低噪声最好用LDO单独供电不要与数字电源共用。因为电流驱动PHY的差分摆幅直接由电源电压和上拉电阻决定电源上的噪声会直接调制到输出信号上。上拉电阻的取值也是50Ω但功率要注意。假设电流驱动PHY的输出电流是16mA那么每个50Ω电阻上的压降是0.8V功耗是0.8V×16mA12.8mW。两个电阻加起来不到30mW0402封装足够。但如果电流更大比如20mA功耗就上去了可能需要0603封装。3.2 AC耦合电容的必要性电流驱动PHY直连时AC耦合电容几乎是必须的。原因有两个一是两端的共模电压可能不同二是电流驱动PHY的输出共模电压通常较高可能在2.5V以上直接DC直连会导致接收端的共模偏置被拉偏。AC耦合电容的取值同样是100nF放置位置靠近接收端。但要注意电流驱动PHY的接收端通常需要到电源的偏置电阻来建立共模电压而不是到地。这是因为电流驱动PHY的接收端也是电流模式需要从电源抽取电流。具体偏置网络要看芯片手册。以88E1111为例它的接收端推荐电路是在差分线上各放一个50Ω上拉到2.5V同时通过AC耦合电容与发射端隔断。这个2.5V电源必须干净否则接收灵敏度会下降。3.3 电流驱动PHY的摆幅计算电流驱动PHY的差分摆幅计算公式很简单摆幅 输出电流 × 终端电阻 × 2。比如输出电流16mA终端电阻50Ω那么单端摆幅是16mA×50Ω0.8V差分摆幅是1.6V。这个摆幅要与接收端的灵敏度匹配。如果接收端灵敏度是200mV那么1.6V的摆幅有足够的余量。但如果终端电阻选错了比如用了25Ω摆幅就降到0.8V余量就小很多。如果用了100Ω摆幅升到3.2V可能超过接收端的最大输入范围导致饱和失真。我见过一个案例工程师把电流驱动PHY的上拉电阻从50Ω改成75Ω想提高摆幅结果接收端饱和链路完全起不来。后来改回50Ω问题解决。所以终端电阻的取值一定要按手册来不要随意改动。4. 混合驱动直连的兼容设计与调试技巧4.1 电压驱动与电流驱动对接的电路方案当一端是电压驱动、另一端是电流驱动时电路设计要同时满足两端的终端要求同时用AC耦合电容隔断直流。具体做法是电压驱动端按本端要求放50Ω到地终端电阻靠近芯片引脚。电流驱动端按本端要求放50Ω到电源上拉电阻靠近芯片引脚。中间加AC耦合电容靠近电流驱动端的接收端如果电流驱动端是接收方或电压驱动端的接收端如果电压驱动端是接收方。这样电压驱动端的直流路径是到地的50Ω电流驱动端的直流路径是到电源的50Ω两者被AC耦合电容隔断不会形成直流冲突。交流信号则通过电容耦合两端的终端电阻各自匹配。但这里有个问题AC耦合电容与两端的终端电阻形成高通滤波器截止频率要低于125MHz。100nF电容与50Ω电阻的截止频率是1/(2π×50×100nF)31.8kHz远低于125MHz没问题。4.2 共模电压的重新建立混合直连时接收端的共模电压需要重新建立。如果接收端是电压驱动PHY它内部通常有共模偏置AC耦合后共模电压会自行恢复到芯片设定的值。如果接收端是电流驱动PHY它需要外部上拉电阻来建立共模电压AC耦合后共模电压由上拉电阻和电源决定。这里的关键是AC耦合电容两侧的共模电压可以不同电容隔断了直流两侧各自建立自己的共模工作点。所以混合直连时不需要强求两端共模电压一致只要AC耦合电容足够大交流信号就能正常传输。但要注意AC耦合电容的耐压要足够。如果两端共模电压差较大比如一端1.2V、一端2.5V差1.3V电容耐压至少6.3V以上0402的100nF电容通常耐压6.3V或10V够用。4.3 调试步骤与信号质量评估混合直连的调试我通常按以下步骤来先不接AC耦合电容用万用表测量两端的共模电压确认差值。如果差值小于0.5V可以尝试DC直连如果大于0.5V必须AC耦合。接上AC耦合电容和各自的终端网络上电后用示波器差分探头测量接收端的差分信号。如果没有差分探头可以用两个单端探头分别测两根线然后数学相减。观察眼图。眼图张开度要大于0.5UI幅度要大于接收端灵敏度的2倍。如果眼图闭合检查终端电阻是否焊错、AC耦合电容是否虚焊、电源是否干净。跑误码测试。用iperf或者专用测试仪跑满带宽持续至少1小时看是否有丢包或误码。如果误码率高于1e-12需要进一步优化。我踩过的一个坑是AC耦合电容用了0.1μF的X7R材质结果温度变化后容值漂移导致截止频率变化眼图在高温下闭合。后来换成C0G材质的100nF问题解决。所以AC耦合电容的材质也很关键优先选C0G或NP0温度稳定性好。5. 常见问题排查与避坑经验实录5.1 链路起不来的排查思路链路起不来是最常见的问题排查时按以下顺序来排查项可能原因解决方法电源PHY供电不足或噪声大用示波器测电源纹波确保小于50mV时钟参考时钟频率或幅度不对测时钟引脚确保频率偏差小于50ppm复位复位时序不对检查复位引脚确保上电后至少保持10ms低电平终端终端电阻缺失或错值测差分线对地/对电源电阻确认50Ω耦合AC耦合电容虚焊或错值测电容两端通断确认100nF配置PHY寄存器配置错误读PHY寄存器确认自协商和速率配置我遇到过最隐蔽的一个问题是PHY的复位引脚被一个10kΩ上拉电阻拉到VDD但复位信号来自一个开漏输出的MCU引脚MCU上电后引脚是高阻态复位引脚一直被上拉PHY永远不复位。后来加了一个下拉电阻问题解决。所以复位电路一定要确认上电后的电平状态。5.2 链路能link但丢包的排查能link但丢包通常是信号质量问题。排查方向眼图测试用示波器看眼图如果眼图闭合或幅度不足检查终端和耦合。电源噪声测PHY的VDD纹波如果大于100mV加LC滤波或换LDO。时钟抖动测参考时钟的相位噪声如果抖动大换晶振或加时钟缓冲。差分线阻抗用TDR测差分线阻抗如果偏离100Ω太多重新设计叠层和线宽。串扰检查差分线旁边是否有高速信号线如果有增加间距或加地线隔离。我实测过一个案例差分线旁边走了一根25MHz的时钟线间距只有2倍线宽结果千兆链路丢包率1e-6。后来把时钟线挪远间距拉到5倍线宽丢包率降到1e-12以下。所以串扰在直连方案中影响很大因为直连没有变压器隔离共模噪声更容易耦合。5.3 批量生产中的一致性问题实验室调通不代表批量没问题。批量生产中常见的一致性问题PHY芯片批次差异不同批次的PHY输出电流或共模电压可能有偏差。选型时尽量选参数分布窄的型号或者留足够的余量。PCB加工偏差差分线宽和间距的加工偏差会影响阻抗。与PCB厂确认阻抗控制公差通常±10%以内。焊接不良AC耦合电容和终端电阻的虚焊是批量问题的主要来源。加强AOI和X-Ray检测。电源模块差异不同批次的LDO或DC-DC输出噪声可能不同。来料检验时测电源纹波。我的经验是直连方案在批量生产前一定要做小批量试产至少50块板子全部跑误码测试确认一致性。如果发现个别板子有问题分析是芯片问题还是PCB问题及时调整。5.4 独家避坑清单最后整理一份我这些年总结的避坑清单按优先级排序选型阶段统一驱动类型能选同型号就选同型号能选同类型就选同类型混合直连是最后的选择。终端电阻靠近引脚5mm以内接地回路要短。AC耦合电容用C0G材质100nF0402或0201靠近接收端。电源独立供电PHY的模拟电源用LDO单独供不要与数字电源混用。复位电路确认上电电平避免开漏输出导致复位失效。差分线阻抗控制100Ω±10%与PCB厂确认叠层。串扰隔离差分线旁边不要走高速信号间距至少5倍线宽。批量试产验证至少50块板子跑误码测试确认一致性。眼图测试必做实验室阶段用示波器看眼图不要只看link状态。寄存器配置备份PHY的配置寄存器值保存下来批量生产时对比确认。这些经验都是实际项目中踩坑换来的希望能帮你少走弯路。PHY直连方案本身不复杂但细节决定成败尤其是电压驱动和电流驱动的区别一定要在原理图设计阶段就搞清楚不要等到调试时才发现问题。