1. 为什么我劝你先别急着打开Pad Stack Editor很多人第一次接触Cadence Allegro 17.4的封装库第一反应就是打开Pad Stack Editor开始画焊盘。我当初也是这么干的结果画了三个小时焊盘尺寸全错只能推倒重来。后来带我的师傅说了一句话让我记到现在“画封装这件事七分靠算三分靠画。你连尺寸都没算清楚画得再漂亮也是废的。”这话听起来有点夸张但确实点到了要害。封装库的本质是什么它是芯片引脚在PCB上的物理映射。你画的每一个焊盘、每一段丝印、每一个装配外框最终都要和真实的芯片、真实的PCB制造工艺对齐。如果尺寸算错了哪怕只差0.1mm贴片的时候可能就是虚焊或者短路。所以这篇文章我不会一上来就教你点哪个按钮而是按照一个合格PCB工程师的真实工作流来走先搞清楚要画什么再算清楚尺寸然后才是动手画最后还要验证。整个流程走完你手里出来的封装才是能直接投产的而不是画着玩的练习品。这篇文章适合哪些人看如果你是完全没碰过Allegro封装的新手跟着走一遍能建立完整的认知框架如果你是从AD或者其他EDA工具转过来的能帮你快速理解Allegro这套工具的设计哲学差异如果你已经画过一些封装但总觉得心里没底那正好可以对照检查一下自己的流程有没有漏洞。提醒Allegro 17.4的界面和16.x版本有较大差异本文所有操作均基于17.4版本。如果你用的是16.6菜单位置会有所不同但核心逻辑完全一致。2. 动手之前先把这颗芯片的“身份证”读明白2.1 Datasheet里真正要看的就那几页拿到一颗芯片要画封装第一步永远是翻Datasheet。但一本Datasheet动辄几百页你不可能从头读到尾。我一般直接跳到三个地方第一是Package Information章节。通常在Datasheet靠后的位置会有一个专门的章节叫“Package Outline”或者“Mechanical Drawing”。这里面有芯片的俯视图、侧视图和底视图标注了所有关键尺寸。你要重点关注的是引脚间距Pitch、引脚宽度Width、引脚长度Length、本体尺寸Body Size、总体高度Height。第二是Recommended PCB Layout章节。有些厂商会直接给出推荐的焊盘尺寸和布局图这简直是送分题。但要注意厂商推荐的焊盘尺寸通常是“通用推荐值”不一定适合你的具体工艺。比如你的板厂只能做6mil线宽那厂商推荐的0.25mm焊盘间距你可能就得调整。第三是Pin Configuration章节。这里告诉你每个引脚的功能和编号顺序。画封装的时候引脚编号绝对不能错否则原理图连对了PCB也会连错。我见过一个案例工程师把QFN封装的引脚顺序搞反了板子回来以后整批报废损失六位数。2.2 关键尺寸的计算逻辑Datasheet上的尺寸通常给的是“芯片本体”的尺寸但你要画的是“焊盘”的尺寸。这两者之间有一个补偿量这个补偿量怎么定是新手和老手最大的分水岭。以SOP-8封装为例。Datasheet上写引脚宽度典型值0.40mm引脚间距1.27mm。那你画焊盘的时候焊盘宽度应该画多少我的经验公式是焊盘宽度 引脚宽度 0.15~0.25mm。为什么是这个范围因为焊盘太窄贴片时锡膏量不够容易虚焊焊盘太宽相邻引脚之间的锡膏可能连在一起造成短路。0.15~0.25mm的补偿量是经过大量实践验证的平衡点。焊盘长度也有讲究。Datasheet上引脚长度如果是1.0mm焊盘长度一般取1.4~1.6mm。多出来的部分是为了形成良好的焊点爬锡。你可以把焊盘想象成一个“停车位”芯片引脚是“车”停车位比车稍微大一点车才能停得进去、停得稳。还有一个容易被忽略的尺寸焊盘之间的间距。这个间距不是Datasheet上的引脚间距而是你画完焊盘之后两个焊盘边缘之间的实际间隙。这个间隙必须大于你的板厂能稳定做到的最小间距。比如板厂的最小间距是6mil约0.15mm那你画完焊盘之后要检查一下相邻焊盘边缘的间隙是不是大于这个值。2.3 不同封装类型的尺寸侧重点不是所有封装的画法都一样。我按常见类型给你拆一下封装类型关键尺寸常见坑点SOP/SOIC引脚间距、引脚宽度焊盘补偿量给太小导致虚焊QFN本体尺寸、引脚长度、中心散热焊盘散热焊盘开窗比例不对导致芯片偏移QFP四边引脚间距、引脚宽度四边焊盘不对称导致贴片偏移BGA球间距、球径焊盘直径和阻焊开窗比例不对SOT-23引脚间距、本体宽度三个引脚焊盘大小不一致QFN封装特别要提一下。它的中心有一个大面积的散热焊盘这个焊盘不能画成完整的一块。通常要分成几个小格或者做成网格状。为什么因为如果散热焊盘是一整块大铜皮回流焊的时候芯片底部的气体排不出去芯片会浮起来导致引脚虚焊。我一般把散热焊盘分成九宫格每个小格之间留0.2mm的间隙。3. Pad Stack Editor焊盘尺寸的“计算器”怎么用3.1 先搞清楚焊盘的分层结构Allegro的焊盘不是一个简单的二维图形它是一个多层结构。你在Pad Stack Editor里会看到很多层Begin Layer、End Layer、Internal Layer、Soldermask Top、Soldermask Bottom、Pastemask Top、Pastemask Bottom……这些层分别是什么意思我用一个生活化的类比来解释Begin Layer / End Layer这是焊盘在PCB上的实际铜皮相当于“地基”。Soldermask Top / Bottom这是阻焊层相当于“围墙”。阻焊层开窗比铜皮大一圈这样焊接的时候锡膏才能接触到铜皮。Pastemask Top / Bottom这是钢网层相当于“模板”。钢网开孔的大小决定了锡膏的印刷量。新手最容易犯的错误是只画了铜皮层忘了阻焊层和钢网层。结果板子回来发现焊盘被绿油盖住了根本焊不上。3.2 阻焊开窗和钢网开孔的计算阻焊开窗的尺寸一般是铜皮尺寸加上一个“开窗余量”。这个余量通常是0.05~0.1mm单边。比如你的铜皮焊盘宽度是0.6mm那阻焊开窗宽度就是0.6 0.1 0.7mm单边加0.05mm。钢网开孔和阻焊开窗不一样。钢网开孔通常比铜皮焊盘略小一般是铜皮尺寸的90%~95%。为什么因为锡膏在回流焊过程中会塌陷如果钢网开孔和铜皮一样大锡膏量会过多容易造成短路。我一般取92%左右。但QFN的散热焊盘是个例外。散热焊盘的钢网开孔不能简单按比例缩小而是要分成网格状每个小格的面积加起来大约是散热焊盘总面积的50%~60%。这样既能保证焊接强度又能让气体顺利排出。3.3 在Pad Stack Editor里一步步操作打开Pad Stack Editor选择“New”然后选择焊盘类型。常见的类型有Through Hole通孔焊盘用于插件元件。SMD表贴焊盘用于贴片元件。Via过孔用于层间连接。我们画IC封装绝大多数情况选SMD。接下来设置单位和精度。Allegro默认单位是mil但我强烈建议你改成mm。为什么因为Datasheet上的尺寸基本都是mm你用mil的话每次都要换算容易出错。精度我一般设成小数点后四位也就是0.0001mm。虽然实际加工精度达不到这么高但计算过程中保留足够的精度可以避免累积误差。然后开始画焊盘。在“Begin Layer”里选择“Rectangle”或者“Oblong”形状。对于大多数IC引脚矩形焊盘就够了。画的时候输入你算好的宽度和长度。画完铜皮层之后切换到“Soldermask Top”层画一个比铜皮大一圈的矩形。再切换到“Pastemask Top”层画一个比铜皮小一圈的矩形。最后保存焊盘文件。Allegro的焊盘文件后缀是.pad。保存路径建议单独建一个文件夹不要和PCB文件混在一起。注意Pad Stack Editor里有一个“Padstack Name”字段这个命名一定要规范。我一般用“焊盘类型_宽度x长度”的格式比如“SMD_0.60x1.50”。这样以后找起来一目了然。4. PCB Symbol Editor把焊盘“组装”成完整封装4.1 放置焊盘的顺序和定位技巧焊盘画好之后打开PCB Symbol Editor新建一个Symbol。选择“Package”类型然后设置好单位和精度和Pad Stack Editor保持一致。放置焊盘的时候我建议按引脚编号顺序一个一个放不要跳着放。为什么因为Allegro的引脚编号是跟焊盘位置绑定的如果你先放了Pin 1再放Pin 8再回来放Pin 2很容易搞混。按顺序放放完一个检查一个出错概率最低。定位焊盘的位置有两种方式绝对坐标和相对坐标。绝对坐标就是直接输入X、Y值适合引脚间距规则的情况。相对坐标是先放一个基准焊盘然后其他焊盘相对于它偏移。我一般用绝对坐标因为更直观不容易累积误差。以SOP-8为例。假设引脚间距是1.27mm那Pin 1的坐标是0, 0Pin 2是0, -1.27Pin 3是0, -2.54以此类推。另一边的Pin 5到Pin 8X坐标要加上两排引脚之间的距离。这个距离怎么算Datasheet上会给出“引脚跨距”Span通常是本体宽度加上两倍的引脚长度。比如本体宽度3.9mm引脚长度1.0mm那跨距就是3.9 2×1.0 5.9mm。但实际画的时候两排焊盘中心之间的距离应该是跨距减去焊盘长度的一半再乘以2。这个计算有点绕我一般直接在Datasheet的俯视图上量。4.2 丝印外框不是画着好看是给贴片机看的丝印外框Silkscreen是封装上最容易被忽视的部分。很多人觉得丝印就是画个框好看就行。但实际上丝印外框是给贴片机的视觉识别系统看的。如果丝印画得不规范贴片机可能识别不到元件位置导致贴片偏移。丝印外框的画法有讲究外框要画在元件本体之外不能压在焊盘上。如果丝印压在焊盘上焊接的时候丝印油墨会影响锡膏的润湿造成虚焊。外框的线宽一般是0.15~0.2mm。太细了看不清太粗了占地方。Pin 1的位置要有特殊标记。通常是在Pin 1附近画一个圆点或者一个缺角。这个标记是给人工检查用的也是给贴片机识别方向的。我见过一个案例工程师画QFP封装的时候四个角的丝印画得一模一样没有Pin 1标记。结果贴片机把芯片转了个方向贴上去整批板子报废。所以Pin 1标记这件事再小的封装也不能省。4.3 装配外框和占位区给布局工程师留条活路装配外框Assembly和占位区Place Bound是给后续布局布线用的。装配外框表示元件的实际物理尺寸占位区表示元件在PCB上占用的空间包括焊盘和本体。这两个框画得准不准直接影响布局工程师的工作效率。如果占位区画小了布局的时候元件会重叠如果画大了浪费板面空间。我一般把占位区画得比本体大0.2mm左右留一点余量。装配外框还有一个作用生成装配图。装配图是给工厂组装用的上面会标注每个元件的位置和方向。如果装配外框画得不准装配图就对不上工厂可能会装错。4.4 引脚编号和名称的批量处理引脚编号Pin Number和引脚名称Pin Name是封装的两个重要属性。引脚编号是物理编号必须和Datasheet一致引脚名称是逻辑名称通常和原理图符号对应。在PCB Symbol Editor里你可以手动输入每个引脚的编号和名称也可以用“Auto Rename”功能批量处理。我一般先手动放好焊盘然后用“Auto Rename”按顺序编号。但要注意Auto Rename的编号顺序是从左到右、从上到下如果你的引脚排列不是这个顺序就要手动调整。引脚名称我一般留空因为封装层面的引脚名称不重要重要的是原理图符号层面的引脚名称。但如果你要做仿真或者做IBIS模型引脚名称就必须填对。5. 画完之后怎么验证这个封装能不能用5.1 用Allegro自带的检查工具过一遍封装画完之后不要急着关掉。Allegro有一个“Package Symbol Check”工具可以检查封装的基本问题比如焊盘重叠、丝印压焊盘、引脚编号重复等。我一般会跑一遍这个检查然后手动再核对几个关键点焊盘间距用测量工具量一下相邻焊盘边缘的间隙确认大于板厂的最小间距。焊盘尺寸和Datasheet上的推荐值对比一下确认补偿量在合理范围内。Pin 1标记确认位置正确、清晰可见。丝印外框确认没有压在焊盘上。5.2 和Datasheet做一次“叠图”比对这是我最推荐的一个验证方法把Datasheet上的封装俯视图截图然后在Allegro里把封装画好之后也截个图两张图叠在一起比对。具体怎么做在Allegro里把封装显示比例调到和Datasheet截图一致然后把Datasheet截图作为背景Allegro截图作为前景调整透明度看看焊盘位置、本体尺寸、引脚间距是不是完全对齐。这个方法特别适合QFN和BGA这种引脚密集的封装。因为这两种封装的引脚间距很小差0.1mm就可能出问题光靠数字核对很容易漏掉。5.3 在测试板上先验证一次如果条件允许我强烈建议在正式投板之前先做一个测试板。测试板上只放你要验证的封装加上一些简单的连线然后投一次板回来实际焊接一颗芯片试试。这一步看起来费时费钱但实际上能帮你省下大麻烦。我见过太多案例封装画错了板子投了几百片回来发现芯片焊不上整批报废。一个测试板的成本可能就几百块但能避免几万块的损失。测试板回来之后重点检查几个点芯片能不能顺利放进去占位区够不够大引脚和焊盘能不能对齐引脚间距对不对焊接之后有没有虚焊、短路焊盘尺寸和间距合不合理丝印清不清晰贴片机能不能识别6. 那些年我踩过的封装坑6.1 焊盘补偿量给太小整批板子虚焊这是我早期犯过的一个典型错误。当时画一个SOP-8封装Datasheet上引脚宽度0.40mm我直接画了0.40mm的焊盘想着“刚好一样大肯定能焊上”。结果板子回来贴片之后发现大量虚焊。后来分析原因焊盘和引脚一样宽锡膏量不够回流焊的时候锡膏没能形成良好的爬锡。而且PCB制造过程中有蚀刻误差焊盘实际宽度可能比设计值小0.05mm那就更不够了。后来我把焊盘宽度改成0.60mm问题就解决了。所以记住焊盘宽度一定要比引脚宽度大补偿量至少0.15mm。6.2 QFN散热焊盘画成整块芯片贴偏QFN封装的散热焊盘我一开始画成了一整块大铜皮。结果贴片的时候芯片底部的空气排不出去芯片浮在锡膏上引脚全部虚焊。后来改成九宫格每个小格之间留0.2mm的间隙问题就解决了。这个间隙就是气体排出的通道。而且九宫格还有一个好处焊接的时候锡膏会分别润湿每个小格芯片受力更均匀不容易偏移。6.3 丝印压在焊盘上导致焊接不良有一次画一个SOT-23封装丝印外框画得太靠内压在了焊盘上。板子回来之后发现丝印油墨覆盖的焊盘区域锡膏润湿不良形成了明显的虚焊。后来我把丝印外框往外移了0.2mm确保丝印和焊盘之间有足够的间隙。这个间隙我一般留0.15mm以上。6.4 引脚编号搞反原理图连对了PCB连错了这是最致命的一个错误。有一次画一个QFN封装引脚编号顺序搞反了。原理图连的是Pin 1接电源Pin 2接地但封装上Pin 1和Pin 2的位置反了。结果板子回来电源和地短路芯片直接烧了。后来我养成了一个习惯画完封装之后一定要和Datasheet的Pin Configuration图对照三遍。第一遍看引脚编号顺序第二遍看引脚位置第三遍看Pin 1标记。三遍都对了才敢保存。6.5 占位区画太小布局的时候元件重叠有一次画一个比较大的QFP封装占位区画得和本体一样大。结果布局工程师布局的时候两个元件挨得太近占位区重叠了。虽然后来手动调整了位置但浪费了不少时间。后来我画占位区的时候都会比本体大0.2~0.3mm。这个余量看起来不大但布局的时候能省很多事。7. 从建库到投产我的完整工作流总结走完上面这些步骤一个标准的IC封装就算画完了。但我想再强调一下整个工作流的顺序因为这个顺序本身就是经验的结晶第一步读Datasheet。重点看Package Information和Recommended PCB Layout。把关键尺寸记下来算好焊盘尺寸。第二步画焊盘。在Pad Stack Editor里画好铜皮层、阻焊层、钢网层。命名要规范方便以后复用。第三步组装封装。在PCB Symbol Editor里放置焊盘、画丝印、画装配外框、画占位区。引脚编号和名称要核对三遍。第四步验证。用Allegro自带的检查工具过一遍和Datasheet叠图比对有条件的话做测试板验证。第五步归档。把封装文件保存到公司的统一库目录里加上版本号和日期。下次用的时候直接调用不用重新画。这个流程看起来步骤不少但熟练之后一个SOP-8封装从零到画完也就二十分钟。而且因为每一步都有验证出错概率极低。最后分享一个我个人的小技巧我习惯在画完封装之后在Symbol里加一个“Description”属性写上这个封装的来源、日期、版本号。比如“SOP-8_3.9x4.9mm_Rev1.0_2024-01-15”。这样以后别人用这个封装的时候能清楚地知道它的来历。如果出了问题也能快速追溯到源头。封装库这件事说到底就是一个“细”字。尺寸算得细画得细检查得细后面就能省心。我见过太多工程师画封装的时候图快结果板子回来一堆问题返工的时间够画十个封装了。所以宁可前期多花十分钟也不要后期花十天去救火。