片上时钟控制(OCC)与capture时钟架构设计片上时钟控制（On-Chip Clock Control，OCC）是现代大规模集成电路DFT（Design for Test）流程中的核心基础设施之一。随着工艺节点持续缩小、芯片工作频率不断提升，"以ATE（Automatic Test Equipment）外部时钟直接驱动芯片内部触发器翻转"的传统扫描测试方案在at-speed（真实工作速度）测试场景下暴露出越来越多的问题：抖动过大、到达时间不一致、时钟歪斜难以控制、PLL锁定抖动、串扰引起的过冲与下冲都会让capture过程变得不可靠。OCC的引入，正是为了让capture脉冲真正"在芯片内部按设计频率"产生，从而保证launch到capture之间的路径延迟能够反映真实硅片行为。本文面向IC测试工程师与DFT工程师，系统梳理OCC与capture时钟架构的设计原理、工具流程、代码实现与调试方法，并聚焦业界三大主流DFT工具链——Siemens EDA（Mentor Graphics）Tessent、Synopsys DFT Compiler / TestMAX / DFTMAX、Cadence Modus / Encounter Test Architect——给出可直接参考的Tcl命令与Verilog实现示例。一、OCC与capture时钟概述1.1 at-speed测试的需求背景在90nm及更先进工艺节点，静态时序分析（STA）所约束的路径延迟通常以纳秒乃至皮秒为单位衡量。一条标准的两级触发器组合逻