简介RTL9303-CG 是 Realtek 推出的一款三层管理型 8 端口 10 Gigabit Ethernet 交换控制器该 PDF 数据手册详尽描述了芯片架构、引脚定义、功能特性与电气参数面向网络设备硬件工程师、嵌入式软件开发者及数据中心/企业网方案选型人员为基于该芯片的交换机设计、调试与驱动开发提供权威依据。压缩包仅含 1 个 pdf 文件总大小约 2.45MB内容结构清晰涵盖通用说明、特性列表、封装信息、寄存器映射及 ESD 防护注意事项等关键章节。手册重点介绍了三层交换与 IP 路由能力、8 个 10G 端口的信号定义与高速接口设计要点、SNMP/CLI/Web 管理机制、QoS 流量调度、VLAN 隔离、ACL 安全策略以及硬件加速等细节可直接用于硬件原理图设计、PCB 布局参考和软件开发调试。已有 3563 人学习适合需要对接 Realtek 万兆交换方案、评估芯片规格或进行国产化替代选型的工程师参考。1. 为什么一颗 2018 年的 8×10G 交换芯片到今天仍是硬核选择RTL9303-CG 的 Datasheet 我翻过不止一遍第一次是给 8 口 10GBE 万兆接入交换机选型第二次是在排查 10GBASE-R 眼图不过的问题。这个 Realtek 在 2018 年定稿的三层管理型交换控制器核心价值不是简单的“8×10G 端口够用”而是它把 MIPS 34Kc CPU、DDR3 控制器和 SPI Flash 控制器一起封装进单芯片硬件上不需要再单独放一颗管理 CPUBOM 成本和整机功耗都降下来了。对刚接触交换芯片的工程师这份数据手册能帮你理解交换机 SoC 的边界对老工程师Rev. 1.1-1 里那些 revision 变化才是真正值得盯着看的地方。2. RTL9303-CG 架构拆解交换核、三层路由与 CPU 子系统2.1 三个子系统的边界数据手册把功能分成 Switch Function Description 和 CPU Function Description 两个大块。这个章节划分本身就是芯片架构的线索交换核心管数据面CPU 子系统管控制面二者之间通过 CPU Tag 传递管理报文。与常见外置 CPU 方案相比RTL9303-CG 把 MIPS 34Kc CPU 放进同一个封装意味着整机最小系统可以只保留 DDR3、SPI Flash、电源和少量外围结构更紧凑。但这也带来一个新问题如果 CPU 侧跑协议栈时大量读写 DDR会和交换缓冲争用内存带宽所以手册里对 DDR3 控制器的时序要求比普通 SoC 更严格布线时不能只按 CPU 单侧的需求处理。2.2 三层路由的硬件加速路径从 L3 Unicast and Multicast Routing 章节可以看到芯片在数据面直接完成 IP 查表、TTL 递减和下一跳解析。实际做路由器设计时每个 VLAN 虚接口会对应一个 L3 接口表项路由协议只在控制面把下一跳写到硬件表里数据包沿着硬件转发路径走完整个路由过程。这个设计的好处是 10G 端口线速转发不再依赖 CPU 占用率坏处是路由表项的容量和 Hash 冲突率直接决定整机规格如果表规格标称 8K 条实际使用要预留 20% 左右余量防止大量并发流导致 HASH 冲突后丢包。组播部分同样由硬件维护组播组成员表转发时只往有接收者的端口复制报文。设计三层组播时要注意芯片对单个组的复制份数限制超过限制的组流量可能回退到软件转发表现为瞬时丢包和 CPU 占用飙升。所以接入侧组播规模计算不能只看组播组数量还要看每个组的角度。2.3 CPU Tag 与表项访问机制CPU Tag 是理解这颗芯片软件栈的关键。协议栈收到的桥接报文会带上来源端口号驱动需要先把 Tag 剥掉再交给上层协议发送管理报文时加 Tag交换核心才知道要把报文送到哪个用户端口。NIC and CPU Tag Forwarding 和 Table Access 章节讲的就是这套机制。硬件表项并不直接暴露为普通寄存器而是通过表访问窗口读写。软件开发时第一步往往不是配置转发而是先确认驱动能正确读到 MAC/VLAN 表否则后面所有表项下发都会失败。调试时还要确认 CPU Tag 的字节长度不同 SDK 默认配置可能是 2 字节也可能是 4 字节。如果驱动抓包发现报文头里多出几个字节往往就是 Tag 长度没匹配而不是 CRC 错。比较稳妥的办法是先发一个已知源 MAC 的报文看驱动拿到的报文头和原始报文差多少字节再调整 Tag 剥离参数。子系统能力设计注意点交换核心L2 转发、VLAN/ACL、QoS、风暴抑制数据面独立转发不占 CPU路由引擎IPv4/IPv6 单播与组播路由L3 表项容量决定路由规模MIPS CPU协议栈、SNMP/CLI、表项管理与数据面共享 DDR 带宽DDR3 控制器存储 MAC 表、报文缓冲时序必须按手册走线等长以 SDK 中常见的端口 MAC 能力配置为例先读后改再写回rtk_port_mac_ability_t ability; rtk_port_mac_ability_get(RTK_PORT_ID0, ability); /* 强制 MAC 侧 10G 全双工不依赖外部 PHY 自协商 */ ability.force_mode TRUE; ability.speed RTK_PORT_SPEED_10G; ability.duplex RTK_PORT_DUPLEX_FULL; ability.flowCtrl RTK_ENABLE; rtk_port_mac_ability_set(RTK_PORT_ID0, ability);这段代码先把端口 0 的 MAC 能力读到结构体里再强制为 10G 全双工打开流控。参数含义RTK_PORT_SPEED_10G 对应 MAC 侧速率 10GbpsRTK_PORT_DUPLEX_FULL 指定全双工force_mode 为 TRUE 时关闭自协商。实际使用中如果端口连接的是光模块而不是 PHY不应依赖 PHY 自协商需要软件强制配置并确认对端工作在同样模式。3. 硬件设计引脚接口选型、strapping 与 AC/DC 特性3.1 引脚分组与电平要点RTL9303-CG 的引脚描述按功能分成 DDR3、SGMII、10GBASE-R、UART、EJTAG、GPIO、LED、SPI Master/Slave、USB、MISC、Configuration、Power/GND 等组。初次画板时优先处理三组10G 串行口、DDR3 和 SPI 启动接口。10G 信号速率高差分走线要做阻抗连续参考地不能有槽DDR3 是并行总线地址线组内等长要求严格SPI 虽然速率低但上电时序影响启动布线要避免长距离跨越分割地平面。引脚组关键信号设计要点SGMIITXP/TXN/RXP/RXN1.25G 差分对走线尽量短10GBASE-R高速串行10.3125GAC 耦合电容推荐 0.1uFDDR3地址/命令/数据VREF 走线加宽地址线等长SPI MasterCLK/MOSI/MISO/CS复位期间电平稳定防误写UARTTX/RX默认 1152008N1用于 consoleGPIO/LED多功能复用上电默认方向以手册为准3.2 引脚 strapping上电瞬间的“硬件配置”ConfigurationPin Strapping Function章节会列出哪些引脚在复位释放时被采样为启动配置。常见用途包括选择 SPI flash 启动、时钟源和端口复用模式。strap 引脚需要用电阻上拉或下拉到固定电平建议预留 0402 或 0603 电阻位方便后期调整。不要直接把 strap 引脚接到电源或地因为复位释放后该引脚很可能切换为 GPIO 功能直接硬连会限制软件复用。上电时序上strap 电平必须在复位释放前稳定否则可能出现启动到错误介质表现为串口无输出或 flash 读不出来。3.3 10GBASE-R 差分摆幅修订对信号设计的影响手册 Rev. 1.1-1 把 10GBase-R 发送端差分摆幅 VTX-DIFFp-p 从 900mV 更新到 1200mV同时更新了 master SPI timing。这意味着旧版设计如果按 900mV 做接收端灵敏度预算改版后要重新评估。实际工作中SFP 模块兼容性测试如果出现眼图裕量不足先量的是芯片输出到光模块引脚之间的差分摆幅而不是只看模块侧 PRBS 结果。示波器使用差分探头测量点在 AC 耦合电容之后的走线末端摆幅低于 800mV 时要查走线损耗和过孔残留桩。下面的命令用于上电后做 10G 端口自检# 配置 10G 全双工并关闭自协商 ethtool -s eth0 speed 10000 duplex full autoneg off ip link set eth0 up # 触发芯片内部自环测试 ethtool -t eth0 # 查看收发统计确认是否有 CRC 错误 ethtool -S eth0 | head -20先强制端口 10G 全双工并关闭自协商再触发芯片自环路测试并观察收发统计。这里需要注意10GBASE-R 串行口本身没有协商流程两端必须手动配置一致配置不一致时链路会反复掉线。3.4 ESD 与电源完整性数据手册里的 ESD 警告不是流水线文件它直接指出了这颗芯片对静电的敏感程度。生产环节要在防静电工作台、戴好接地手环板级设计则要在 SFP 笼子、console 排针、JTAG 座子附近留 TVS 管或 ESD 保护器件。电源方面10G 端口同时高速翻转时供电瞬态电流会叠加常规做法是在每个电源轨靠近芯片引脚放 0.1uF 陶瓷电容并在 8×10G 光模块全部插入时实测电源纹波纹波过大先加大电容不要急着改限流电阻。DDR3 的端接电阻尽量靠近芯片避免地址线反射导致训练失败。4. 交换功能落地VLAN、ACL、QoS 与流控4.1 L2 学习、VLAN 翻译和端口隔离L2 Learning and Forwarding 章节描述了芯片如何建立 MAC 地址表。学习过程中数据面会记录源 MAC、VLAN 和端口信息老化时间一般可配置。手册里的 Layer 2 Learning Constraint 对应的是端口学习数量限制可以防止单端口灌入大量虚假 MAC 填满表项。Port Isolation 用于隔离同一 VLAN 内的部分端口互访常见于多用户接入场景隔离后流量仍可上联到 CPU 或路由器。VLAN 部分包含 802.1Q 和 Q-in-Q以及 ingress/egress VLAN 翻译。Q-in-Q 在运营商接入中很常用用户 tag 作为内层 tag服务商 tag 作为外层 tag两层 TPID 都能独立配置。VLAN 翻译则把外部 VLAN 映射为内部 VLAN常用于不同楼宇用户复用同一 VLAN ID 的场景。如果忽略 egress translation报文从另一个端口出去时可能带着错误 tag连通性测半天都查不出来。STP/RSTP/MSTP 和 802.3ad Link Aggregation 也在这层实现生成树状态由硬件维护聚合组则把多个端口抽象为一个逻辑端口参与学习软件配置时要注意聚合 mask 和散列算法不能只配物理端口。下面是一段以 SDK 中常见接口为例的 VLAN 配置rtk_portmask_t member, untag; rtk_portmask_init(member); rtk_portmask_init(untag); /* 把端口 1、2、3 加入 VID 100 的成员端口 3 出口不打 tag */ rtk_portmask_set(member, 1); rtk_portmask_set(member, 2); rtk_portmask_set(member, 3); rtk_portmask_set(untag, 3); rtk_vlan_port_add(100, member, untag);这里创建了 VID 100成员端口为 1、2、3其中端口 3 出口剥离 VLAN tag。member 是端口位图每个 bit 对应一个物理端口untag 是 member 的子集指定哪些端口出去时不带 VLAN tag。实际配置前需要先确认端口是否为 CPU/NIC 口CPU 口参与 VLAN 转发的规则与普通端口不同。4.2 ACL 与 PIE 包检测引擎PIEPacket Inspection Engine是 RTL9303-CG 做安全控制的入口支持 VLAN ACL、Ingress ACL 和 Log Counter。日志计数器对排查丢包很有用如果 ACL 丢弃了一批报文计数器会同步增加通过读取计数器能确认规则命中情况而不是靠猜。攻击预防章节与 ACL 联动常见做法是匹配 ARP/DHCP 报文并上送 CPU 或丢弃防止二层攻击打满数据面。以 SDK 中常见的 ACL 规则为例rtk_acl_cfg_t acl; /* 匹配目的 MAC 地址 01:00:00:12:34:56精确匹配后丢弃 */ acl.field RTK_ACL_FIELD_DMAC; uint8_t dmac[6] {0x01, 0x00, 0x00, 0x12, 0x34, 0x56}; uint8_t dmac_mask[6] {0xff, 0xff, 0xff, 0xff, 0xff, 0xff}; memcpy(acl.data.mac, dmac, 6); memcpy(acl.mask.mac, dmac_mask, 6); acl.action RTK_ACL_ACTION_DROP; rtk_acl_rule_add(acl, ACL_RULE_IDX_0);field 决定匹配内容data 是匹配值mask 是全 F 表示精确匹配action 决定处理动作。PIE 的规则数有限优先级需要提前规划不要把互斥规则放在同一优先级不同索引否则命中顺序会变得不确定。调试时先将 action 改成上送 CPU确认能抓到命中报文后再切换为丢弃减少误杀线上流量。4.3 QoS 与队列调度优先级决策章节说明报文进入芯片后如何分配内部队列。常见配置把 802.1p 优先级映射到 8 个队列再按 SP严格优先级或 WRR 方式调度。QoS 不能只配队列还要处理拥塞Ingress Bandwidth Control 做单端口限速ACL Policing 做流级限速Storm Control 抑制广播、组播和未知单播。如果数据面跑 TCP 大流量SWREDSimple Weighted Random Early Detection可以在队列满之前按概率丢弃包避免 TCP 全局同步配置时要注意阈值太高等于没启用阈值太低会误伤突发流量。QoS 要素配置对象典型参数调试方法队列映射802.1p/DSCP1p 映射到队列共 8 队列发不同优先级标签观察接口队列统计端口限速CIR/PIR1000000/2000000 kbps用 iperf 打流量看吞吐Storm Controlbroadcast/multicast/unknown-ucrate 10000 pps切换广播源看计数器SWRED队列阈值丢包概率 10%拉高背景流量观察 TCP 抖动下面是用 SDK 抽象接口配置端口限速的示例/* 设置端口保证速率与峰值速率 */ rtk_rate_ctrl_ingressRateSet(port, cir_kbps, pir_kbps); /* 开启广播风暴抑制 */ rtk_storm_ctrl_set(RTK_STORM_BROADCAST, RTK_ENABLE, rate_kbps);第一行把 ingress 速率限制为 CIR/PIR 两个值CIR 是保证速率PIR 是峰值速率第二行开启广播风暴抑制超过速率上限的广播报文被丢弃。参数单位通常是 kbps实际看版本定义。调试时可以先用一个很小的 PIR 看端口 throughput 是否随之下降确认限速路径生效后再调回目标值。4.4 流控与背压模式IEEE 802.3X Flow Control 用于全双工链路通过 pause 帧反压对端。半双工背压分为 Collision-Based BackpressureJam 模式和 Carrier-Based BackpressureDefer 模式两种模式只在半双工端口有效。10G 端口都是全双工不需要考虑背压但 SGMII 连接的 100M 半双工端口可能会用到。常见配置错误是全局打开背压却忘记关闭 pause 帧流控造成对端收到混合控制信号表现是链路能通但吞吐率剧烈抖动。流控的开关建议按端口维度独立配置并和对端网卡保持一致否则协商结果可能是一端在发 pause另一端在处理 backpressure。手册里 OAM 和 EEE 也归在管理面维护。OAM 用于远端故障指示EEE 用于低功耗模式配置时要注意 EEE 在 10G 端口上的唤醒时延会带来额外几十微秒抖动对延迟敏感业务建议关闭。OAM 的报文走 CPU 口如果 CPU Tag 解析异常OAM 会话会表现为“能协商但收不到远端信息”。5. 从 Datasheet 到板级调试SPI 启动、CPU 口与验证技巧5.1 先确认 CPU 是否真的跑起来拿到新板卡先不要急着看交换功能。上电后通过 UART 观察 boot log默认 115200/8N1。如果串口完全没输出用示波器查 SPI flash CLK 引脚是否有时钟翻转。没有时钟就查 strapping 启动介质选择有时钟但仍无输出再看 CPU 复位释放时间和电源上电顺序。很多所谓“芯片坏了”的板卡最后都查出来是 strap 电阻被后续电路拉偏导致启动到保留模式。5.2 用 CPU 口验证转发通路CPU Tag 处理正确与否直接影响管理平面。Linux 下先配置 eth0 为 10G 全双工再抓包ip link set eth0 up # 强制关闭自协商按 10G 全双工模式工作 ethtool -s eth0 speed 10000 duplex full autoneg off # 抓取到 CPU 口的管理报文检查 CPU Tag 是否正确 tcpdump -i eth0 -c 50 host 192.168.10.1如果抓包看不到应达 CPU 的管理报文先确认 ACL 是否把协议帧上送端口改成了 CPU 口能看到但带多余 tag说明驱动没有剥除 CPU Tag。另一种情况是ethtool -S计数一直在涨但 tcpdump 无包多半是报文被芯片引导到了内部别的位置而不是真正的 CPU 口。5.3 用修订记录排查隐蔽问题数据手册的 Revision History 值得反复对照。Rev. 1.1-1 改了三处10GBase-R VTX-DIFFp-p 从 900mV 改成 1200mV、更新 master SPI timing、删除未使用引脚描述。如果你的 10G 端口在高温下偶发 CRC 错优先怀疑发送摆幅不足SPI 烧录偶尔失败要重新按新版本的 master 时序检查 U-Boot 里 SPI 时钟分频删除 pin 描述说明那颗引脚不应再被使用旧设计如果继续留外部上拉复测时要确认不会导致芯片内部电路被拉高。把示波器差分探头接到 SFP 端口的测试点检查 VTX-DIFFp-p 是否落在 1200mV 附近如果光模块输入端摆幅低于 800mV就顺着 AC 耦合电容、过孔和走线一段段找损耗不要先怀疑芯片。本文还有配套的精品资源点击获取