ARTICLE DETAIL

建站实战干货

来自一线的建站与推广经验沉淀,每一条都经过真实交付验证。

Zephyr 的 qemu_cortex_r5 板级配置:在 QEMU 中模拟 ZynqMP Cortex-R5 进行开发与调试

2026/9/20 21:12:30 拓冰建站 浏览量
Zephyr 的 qemu_cortex_r5 板级配置:在 QEMU 中模拟 ZynqMP Cortex-R5 进行开发与调试 操作系统嵌入式RTOS物联网【免费下载链接】zephyrPrimary Git Repository for the Zephyr Project. Zephyr is a new generation, scalable, optimized, secure RTOS for multiple hardware architectures.项目地址https://gitcode.com/GitHub_Trending/ze/zephyr点击查看免费下载导读本文围绕 Zephyr 仓库中的qemu_cortex_r5板级配置对应文档 boards/qemu/cortex_r5/doc/index.rst展开讲解如何借助 QEMU 模拟 Xilinx Zynq UltraScaleZynqMP平台上的 ARM Cortex-R5 CPU在无实体硬件的情况下构建、运行和调试 Zephyr 应用与内核测试。读完本文你将掌握该板级配置支持的硬件外设、内核配置要点、已知限制以及从源码构建到 QEMU 启动运行的标准操作流程。板级配置概述qemu_cortex_r5是一个 type 为qemu的板级配置见 qemu_cortex_r5.yaml其核心思路是用 QEMU 模拟 ZynqMP 平台让开发者无需 ZCU102 等真实开发板即可体验 Zephyr 在 ARM Cortex-R5 上的运行效果。该配置对真实硬件持非常谨慎的态度文档明确声明该板级配置不保证适用于真实的 ZCU102 硬件系统或任何其他硬件系统见 index.rst。因此它定位为纯软件仿真/验证环境而不是面向真实板卡的移植代码。该配置支持以下设备ARM PL-390 通用中断控制器GICXilinx Zynq TTCCadence TTC定时器Xilinx Zynq UART 串口从设备树看GIC 位于 dts/arm/xilinx/zynqmp_rpu.dtsi 中interrupt-controllerf9000000其compatible为arm,gic-v1, arm,gicUART 与 TTC 则定义在 dts/arm/xilinx/zynqmp.dtsi 中分别为uartff000000compatible xlnx,xuartps和timerff110000compatible xlnx,ttcps。硬件视角QEMU 模拟了什么CPU 与平台模型qemu_cortex_r5通过 QEMU 的arm-generic-fdt机器模型加固定设备树二进制DTB的方式来描述硬件。相关启动参数定义在 board.cmake 中仿真平台qemuQEMU 二进制后缀为xilinx-aarch64CPU 类型cortex-r5QEMU_CPU_TYPE机器参数-machine arm-generic-fdt并加载本板目录下的fdt-single_arch-zcu102-arm.dtb内核加载参数通过loader设备把 Zephyr ELF 镜像加载到cpu-num4即 RPU 集群中的 R5 核心并附带两条写寄存器/内存的启动辅助指令设备树中CPU 节点cpu0的compatible为arm,cortex-r5f见 zynqmp_rpu.dtsi说明该配置面向的是带浮点单元的 Cortex-R5F 模型。内存与存储板级设备树 qemu_cortex_r5.dts 中定义了SRAMmemory400000064 MiBDT_SIZE_M(64)被chosen节点选为zephyr,sramFlashzephyr,flash指向flash0OCMzephyr,ocm指向ocm256 KiB 片上内存见 zynqmp.dtsiQSPIqspi节点下挂载了两颗jedec,spi-nor兼容的串行 NOR Flash各 512 MiBsize 0x20000000并带完整的 SFDP 参数。板级 YAML 中记录的 RAM 大小为 65536 KiB、Flash 为 32768 KiB见 qemu_cortex_r5.yaml。支持的特性与外设配置系统定时器文档说明该系统定时器 tick 频率为 1000 Hz。当前仓库中的 qemu_cortex_r5_defconfig 将CONFIG_SYS_CLOCK_TICKS_PER_SEC配置为100该值会随版本演进调整请以你所检出版本的 defconfig 为准。定时器硬件为 Xilinx Zynq TTCCadence TTC在设备树中ttc0被使能status okay时钟频率为 5 MHz见 qemu_cortex_r5.dts。串口该板配置使用单一串行通信通道即片上UART0。在设备树中uart0被使能波特率current-speed为 115200时钟频率为 99999901 Hz见 qemu_cortex_r5.dts。同时chosen节点将zephyr,console与zephyr,shell-uart都指向uart0因此控制台输出与 shell 共用这一路串口。对应的 defconfig 启用了串口与控制台支持CONFIG_SERIALy CONFIG_CONSOLEy CONFIG_UART_CONSOLEy内核与内存相关配置板级 defconfig 中还包含以下关键项配置项取值说明CONFIG_XIPn关闭原地执行XIP镜像从 RAM 加载运行CONFIG_QEMU_ICOUNT_SHIFT3QEMU 指令计数粒度用于保证定时器/调度在仿真下的确定性CONFIG_THREAD_STACK_INFOy启用线程栈信息统计CONFIG_SYS_CLOCK_TICKS_PER_SEC100系统时钟每秒 tick 数CONFIG_ARM_MPUy启用 ARM MPU内存保护单元此外Kconfig.defconfig 还针对该板做了一些约束性调整默认不生成.bin输出BUILD_OUTPUT_BINn在开启USERSPACE时禁用COMPILER_ISA_THUMB2Cortex-R5 不依赖 Thumb-2 用户空间当启用SPI_NOR时SFDP 解析默认走设备树SPI_NOR_SFDP_DEVICETREE并将ISR_STACK_SIZE默认设为 512 字节。SOC 选择该板通过 Kconfig.qemu_cortex_r5 中的select SOC_XILINX_ZYNQMP_RPU将 SOC 指定为 Xilinx ZynqMP 的 RPUReal-Time Processing Unit子集并在 Kconfig 中select QEMU_TARGET标记其为 QEMU 目标板。已知问题与限制文档明确列出了以下未支持的平台特性双冗余核锁步DCLS执行不被模拟真实 ZynqMP RPU 的锁步冗余运行模式在 QEMU 中不存在因此无法验证与该特性相关的行为Xilinx Zynq TTC 驱动不支持 tickless无节拍模式系统必须依赖周期性 tick 运转不能进入完全 tickless 的空闲模式。此外板级 YAML 中testing.ignore_tags列出了net与bluetooth表示 twister 等测试框架默认会跳过涉及网络与蓝牙的测试用例见 qemu_cortex_r5.yaml这从侧面反映了该仿真平台在外设覆盖上的边界。编程与调试在 QEMU 中运行同步示例该配置的主要用途是在 QEMU 模拟环境中运行基础的 Zephyr 应用与内核测试。以 Zephyr 自带的synchronization示例为例在 Unix 类主机上执行west build -b qemu_cortex_r5 samples/synchronization west build -t run第一条命令以qemu_cortex_r5为目标板构建 samples/synchronization 示例镜像第二条命令启动 QEMU 引导该镜像。启动后控制台将输出类似如下的内容示例源码见 samples/synchronization/src/main.c*** Booting Zephyr OS build v2.2.0 *** threadA: Hello World from qemu_cortex_r5! threadB: Hello World from qemu_cortex_r5! threadA: Hello World from qemu_cortex_r5! threadB: Hello World from qemu_cortex_r5! threadA: Hello World from qemu_cortex_r5! threadB: Hello World from qemu_cortex_r5! threadA: Hello World from qemu_cortex_r5! threadB: Hello World from qemu_cortex_r5! threadA: Hello World from qemu_cortex_r5! threadB: Hello World from qemu_cortex_r5!注上述输出中的构建版本号来自文档编写时的快照实际输出会随你检出的 Zephyr 版本而变化线程 A/B 交替打印的节奏由示例中的信号量与调度逻辑决定。退出 QEMU 的方式为先按CTRLA再按x。调试如需对运行在 QEMU 中的镜像进行调试可参考 Zephyr 应用调试的详细指南文档位置见 doc/develop/application/index.rst 中Application Development相关章节也可直接在仓库中检索application_debugging标签对应的文档 doc/develop/application/application_debugging.rst。由于board.cmake已声明SUPPORTED_EMU_PLATFORMS qemu你同样可以借助west build -t debug或qemu运行器机制接入 GDB 进行断点调试。参考资料文档末尾给出了三份与平台相关的官方手册可作为深入理解该板级配置硬件模型的依据ARMv7-A 与 ARMv7-R 架构参考手册ARM DDI 0406C ID051414——Cortex-R5 属于 ARMv7-R 架构Cortex-R5 与 Cortex-R5F 技术参考手册ARM DDI 0460C ID021511——对应设备树中的arm,cortex-r5fCPUZynq UltraScale 器件技术参考手册UG1085——对应被模拟的 ZynqMP 平台。小结qemu_cortex_r5是 Zephyr 中一个典型的纯 QEMU 仿真板级配置通过arm-generic-fdt机器模型加 ZynqMP 设备树在桌面环境里还原出一台带 GIC、TTC 定时器与 UART 的 Cortex-R5 虚拟机。它特别适合以下场景在内核开发/测试阶段快速验证同步、调度等基础机制在没有 ZCU102 硬件时先行跑通应用逻辑以及借助 QEMU 的确定性与调试能力定位内核问题。使用时请始终牢记其仿真边界——DCLS、tickless 以及网络/蓝牙等外设均不在支持范围内涉及这些特性的验证仍需依赖真实硬件平台。赞分享操作系统嵌入式RTOS物联网【免费下载链接】zephyrPrimary Git Repository for the Zephyr Project. Zephyr is a new generation, scalable, optimized, secure RTOS for multiple hardware architectures.项目地址https://gitcode.com/GitHub_Trending/ze/zephyr点击查看免费下载相关推荐Zephyr 在 QEMU 上模拟 Raspberry Pi 4Bqemu_cortex_a72 板级配置与 Cortex-A72 开发实战Zephyr 在 QEMU 上模拟 Raspberry Pi 4Bqemu_cortex_a72 板级配置与 Cortex A72 开发实战 导读 qemu_操作系统嵌入式RTOS物联网Zephyr 在 QEMU 上模拟 ARM Cortex-M3qemu_cortex_m3 板级配置完整指南Zephyr 在 QEMU 上模拟 ARM Cortex M3qemu_cortex_m3 板级配置完整指南 导读 本文围绕 Zephyr RTOS 仓库中的操作系统嵌入式RTOS物联网Zephyr 在 QEMU 上运行 ARM Cortex-A53qemu_cortex_a53 开发板配置与实战指南Zephyr 在 QEMU 上运行 ARM Cortex A53qemu_cortex_a53 开发板配置与实战指南 导读 本文以 Zephyr RTOS 仓操作系统嵌入式RTOS物联网上一篇Impeccable Asset Producer 实战指南从已批准 Comp 到可复用栅格资产的完整生产工作流下一篇Flameshot社区支持渠道Issue响应与论坛交流创作声明:本文部分内容由AI辅助生成(AIGC),仅供参考