1. 为什么开关电源圈子里LLC几乎成了中大功率方案的默认答案先交代一下背景。我从事开关电源设计十几年早期做反激和正激居多后来转向通信电源和充电桩模块才正儿八经把LLC吃透。如果你在电源行业待过一段时间一定会发现一个现象100W以下大家习惯性用反激200W到3000W这个区间LLC几乎是统治级的存在。为什么不是大家偷懒也不是跟风而是LLC在软开关和频率调制这两个维度上天然契合了中大功率场景对效率、EMI、热应力的苛刻要求。先说效率。传统反激电源的MOS管是硬开关开通和关断瞬间电压电流有交叠开关损耗直接跟频率成正比。频率一高损耗就压不住。而LLC利用谐振腔的电流自然过零让MOS管实现ZVS零电压开通开通过程中电压已经降到零电流再上去损耗大幅降低。次级二极管也能实现ZCS零电流关断反向恢复问题被大大缓解。这就是为什么同样输出500W反激方案的风扇要呼呼转LLC方案可能只需要自然散热。再说频率调制。LLC不是靠占空比调节输出的它靠的是开关频率偏离谐振频率的程度来改变增益。这个特性决定了它在宽范围输入下依然能保持相对稳定的效率。宽禁带器件没普及的时候工程师们就是用LLC硬生生把效率推到96%以上。即便放到现在GaN、SiC器件越来越流行LLC作为拓扑本身的地位也没有被撼动它依然是大功率场景下的骨干架构。还有一个很容易被忽视的点EMI。软开关让dv/dt和di/dt都变缓了传导骚扰和辐射骚扰的强度天然比硬开关低一截。做认证的时候LLC方案的整改成本通常比反激低不少。如果你被EMI折磨过就知道这一条有多值钱。那LLC是不是只有优点当然不是。它也有自己的脾气环路设计复杂、轻载效率一般、启动和短路保护需要额外花心思。这些坑我在后面会逐一讲。本文适合谁看如果你刚接触开关电源想系统理解LLC的工作原理或者你已经在用LLC芯片比如L6599、UCC25600、NCP1399这类但一直对内部逻辑“知其然不知其所以然”这篇文章就是为你写的。我会从谐振槽的物理过程讲起一直聊到实测参数和PCB布局尽量还原一个工程师视角下的LLC全貌。2. 串联谐振、并联谐振、串并联谐振先把三种拓扑分辨清楚很多初学者一上来就被“LLC”这个名字吓住其实它的出身并没有那么神秘。LLC全称是Inductor-Inductor-Capacitor也就是两个电感加一个电容组成的谐振网络。第一个L是谐振电感可能是独立的磁芯电感也可能利用变压器的漏感来实现第二个L是变压器的励磁电感C是谐振电容。这三个元件构成谐振腔通过跟负载的配合让变换器工作在合适的谐振频率附近。但先别急着钻进LLC的细节。谐振变换器这个家族里还有两位亲戚串联谐振变换器SRC和并联谐振变换器PRC。搞清楚它们你才能真正理解LLC的设计取舍。串联谐振的特点是谐振槽由Lr和Cr串联负载跟它们串联。它的增益特性是谐振频率处增益为1偏离谐振频率时增益下降。所以串联谐振适合降压应用而且轻载时不容易调压因为Q值太低增益曲线变得非常平。并联谐振则是谐振槽跟负载并联电容两端电压可以直接给负载它适合升压和低压大电流场景。但并联谐振有个致命问题原边环流很大即使空载谐振腔里也有很大的循环电流效率很难做高。LLC本质上是在串联谐振的基础上把变压器的励磁电感利用起来形成了一个额外的谐振支路。它有两个谐振频率一个是由Lr和Cr决定的串联谐振频率fr1另一个是由LrLm和Cr决定的串联谐振频率fr2。这里Lm是励磁电感。由于Lm通常远大于Lr所以fr2明显低于fr1。正常工作区间就在这两个频率之间这时候变换器既能升压也能降压增益曲线平缓可控同时原边MOS还能实现ZVS次级二极管在合适的条件下也能实现ZCS。这就是LLC比单纯SRC、PRC更受欢迎的根本原因。从电路实现上看半桥LLC和全桥LLC是两种最常见的形态。半桥LLC用两个MOS管输入电压直接加在桥臂中点和谐振腔之间全桥LLC用四个MOS管输入电压可以完整地加到谐振腔两端。相同输入输出条件下全桥LLC能传递的功率大约是半桥的两倍但驱动电路和成本也更高。实际项目中500W以下用半桥LLC很常见超过1000W基本就要考虑全桥了。这个选择没有绝对优劣主要看你的功率等级和成本预算。3. 从能量流动的视角拆解LLC的两种工作模式LLC到底怎么工作的其实不需要一上来就看波形图先从能量流动的角度理解会顺很多。你可以把一个开关周期分成几个阶段每个阶段里谐振腔里的能量有不同的流向。3.1 第一谐振频率附近的模式能量在输入和负载之间直接传递当开关频率接近fr1也就是Lr和Cr的串联谐振频率时励磁电感Lm在整个周期内基本不参与谐振。为什么因为在这个频率附近Lm的阻抗远大于Lr电流绝大部分从Lr和Cr这条支路走只有很少一部分电流流过Lm。这时候变压器原边的电压基本被输出电压钳位励磁电流呈线性上升或下降但幅度不大。在这个模式下原边MOS管开通时谐振电流通过变压器传递到次级次级二极管导通给负载供电。当原边MOS管关断时谐振电流通过体二极管续流为下一次ZVS创造条件。次级二极管的电流在每个半周期末尾自然降到零所以关断时几乎没有反向恢复损耗。这个模式对应的是满载或者接近满载的状态也是LLC效率最高的区间。实测中这个频率点的效率通常比满载额定频率高0.3到0.5个百分点。设计时尽量让额定工作点落在fr1附近是提高效率的关键。3.2 低于第一谐振频率的模式励磁电感的参与带来电压增益当开关频率低于fr1时情况就变了。每个半周期的时间变长励磁电感开始有足够的时间参与谐振。在这个区间变压器的原边电压不再完全被输出电压钳位励磁电感Lm跟Cr发生谐振导致谐振电流的波形从正弦逐渐变成三角形。最关键的区别在于这个模式下次级二极管的导通时间不再覆盖整个半周期。当谐振电流跟励磁电流相等时变压器原边电流为零次级二极管自然关断。这时候变压器的原边绕组和次级绕组之间不再传递能量谐振腔里的能量只是在原边内部循环。这个“死区时间”是LLC能够实现次级ZCS的关键。从电压增益的角度看这个模式让LLC能够升压。当输入电压偏低或者输出负载较重时控制器会把开关频率往下拉让工作点进入这个区间从而维持输出电压稳定。很多LLC芯片内部有专门的频率下限保护就是为了防止频率降得太低导致励磁电流过大、器件应力失控。3.3 高于第一谐振频率的模式容性区和感性区的边界在哪里当开关频率高于fr1时谐振腔的阻抗变成感性主导电流滞后于电压这种状态有利于实现原边ZVS。也就是说当MOS管关断后谐振电流会继续向开关管的寄生电容充电把桥臂中点的电压推到目标电平然后体二极管导通下一个管子开通时就能实现零电压开通。整个过程听起来顺理成章但要注意频率也不能无限制地提高。如果频率远高于fr1一方面谐振腔阻抗变大环路增益变小要维持输出电压就得提高变压器匝比或加大驱动另一方面励磁电流在每个周期内还没来得及充分复位可能会造成磁饱和风险。还有一个隐藏问题频率太高时ZVS条件可能被破坏。因为ZVS需要足够的谐振电流在死区时间内完成对寄生电容的充放电。频率越高周期越短死区时间占周期的比例越大但谐振电流的峰值反而可能因为增益下降而变小两者叠加就容易进入容性区。一旦进入容性区MOS管变成硬开关轻则效率暴跌重则炸管。所以实际设计时工作频率范围一般会控制在0.7fr1到1.3fr1之间。芯片厂商比如TI、ST、NXP的datasheet里给出的频率范围也都是这个思路。你不需要死记硬背理解背后的物理约束自然就知道这个区间是怎么来的了。4. 增益曲线到底怎么读Q值、励磁电感、频率范围的设计联动LLC设计最核心的部分是增益曲线。很多人拿到一份参考设计照着抄能工作但一旦输入电压范围、负载范围变了就不知道怎么调。这里我把增益曲线的关键参数讲透。4.1 增益公式和关键参数的物理意义LLC的直流增益可以用下面这个公式来描述$$ M \frac{2nV_o}{V_{in}} $$其中n是变压器原副边匝比Vo是输出电压Vin是输入电压。这个公式是设计的基础它告诉你匝比、输入输出电压和增益之间的基本关系。但实际能实现的增益不是任意的它取决于谐振槽的参数。更常用的增益表达式是从阻抗分压的角度推导的$$ M(f, Q, L_n) \frac{1}{\sqrt{(1 L_n - \frac{L_n}{f_n^2})^2 Q^2(f_n - \frac{1}{f_n})^2}} $$这里了一大堆公式符号可能让你头疼但它的核心信息只有三条fn是归一化频率也就是实际开关频率除以fr1。fn1时增益跟负载无关恒定为1这是最稳定的工作点。Ln是Lm和Lr的比值Lm/Lr。Ln越大增益曲线的峰值越尖锐可调范围变宽但轻载时过渡到容性区的风险也变大。Q是品质因数它反映负载轻重。重载时Q值大增益曲线整体下移轻载时Q值小增益曲线接近空载曲线。这三条就是LLC设计时所有参数折中的根源。增益曲线不是一条线而是一族线不同Q值下有不同的形状。你设计时要做的是确定输入电压范围、输出电压范围、最大负载和最小负载然后选择合适的Lm、Lr、Cr和匝比让所有工作点都落在安全区域内。4.2 增益曲线图的实用解读方法我在实际项目中通常这样读增益曲线图横轴是归一化频率纵轴是增益每条曲线对应一个Q值。设计时先画两条水平线一条是最大增益线对应最低输入电压、满载另一条是最小增益线对应最高输入电压、轻载。然后检查这两条线跟各条增益曲线的交点是否落在感性区内。如果最大增益线跟曲线的交点太靠近峰值右侧说明工作点离容性区边界太近稍有干扰就容易进入容性区。这时候就要调整Ln或者Cr。常见做法是减小Ln也就是让Lm相对Lr变小这样增益曲线峰值变缓安全余量变大但代价是励磁电流变大原边损耗增加。或者增大Cr但这会带来更大的电容应力和成本。没有免费的午餐设计就是一个折中的过程。很多工程师喜欢用Mathcad或者自制的Excel表格来做这个计算。我个人的习惯是先手算一遍关键点再用仿真软件验证。因为手算能帮你建立直觉仿真只能帮你确认结果方向感还是得自己掌握。4.3 从增益需求反推Lm和Cr一个实际计算示例假设我们要设计一个半桥LLC输入电压范围是380V到420VPFC输出输出电压是48V满载功率是500W。变压器匝比先按12:1估算。那么最大增益是2×12×48÷380≈3.03最小增益是2×12×48÷420≈2.74。这里没有考虑死区时间造成的占空比损失实际设计时通常留5%到10%的余量。取比值Lm/Lr为5这时候查增益曲线可以初步确定Q值在0.4左右。然后根据满载等效电阻Rac8×n²×Vo²÷(π²×Pout)算出Rac≈8×144×2304÷(9.8696×500)≈538Ω。这个Rac是次级折算到原边的等效负载阻抗。有了Q和RacCr就可以从Q1/Rac×√(Lr/Cr)反推出来。取频率为100kHzLr和Cr的谐振关系是fr1/(2π√(LrCr))两个方程联立就能解出Lr和Cr的具体值。我算过一组典型的参数大约是Lr110μHCr22nFLm550μH。当然这只是示意实际项目还要考虑磁性元件的饱和、温升、分布电容等因素。5. 从芯片选型到环路补偿LLC控制器的设计边界与陷阱LLC的控制策略跟普通PWM电源完全不同。普通电源通过改变占空比来调节输出LLC只能通过改变频率来调节。这带来两个直接结果一是环路带宽不能做太高二是轻载模式必须有专门的处理逻辑。5.1 常见芯片的架构差异L6599是ST的经典半桥LLC控制器它的频率调制通过外部电容的充放电电流来控制比较简单直观。UCC25600是TI的方案内部集成了高压启动和X电容放电功能外围元件稍多但保护齐全。NCP1399是安森美的方案它比较特别的地方是采用了电流模式的频率控制动态响应比传统电压模好一些。还有英飞凌的ICE2HS01G它可以实现次级同步整流和LLC的联动控制适合低压大电流场景。选型时不要只看价格要重点看芯片的最小频率限制、死区时间设置、软启动时间和保护响应速度。这几个参数直接决定了你的电源在启动、短路、过载时的表现。L6599的软启动是频率从高到低扫过去NCP1399也有类似机制但具体扫描时间和步进不同。如果你在样机调试时遇到启动瞬间电压过冲多半是软启动时间太短或者扫频步进太大。5.2 环路补偿的带宽取舍LLC的环路增益跟频率有关而且增益曲线的斜率在某些区域内可能达到-40dB/dec这给环路补偿带来很大挑战。一般建议把交叉频率放在fr1的十分之一到五分之一之间。比如fr1是100kHz环路带宽可以取10kHz到20kHz。太高的带宽会碰到增益曲线的非线性区导致稳定性问题太低则动态响应差负载突变时电压跌落明显。实现时我通常用二型补偿器Type II在低频段提供足够的增益在中频段把斜率整成-20dB/dec然后在高频段滚降。光耦加TL431的经典组合也仍然适用但要注意光耦的电流传输比会随温度和时间漂移设计时要留足余量。5.3 轻载、空载和突发模式LLC在轻载时如果继续工作在高频励磁损耗和驱动损耗占比会变得很大效率惨不忍睹。所以主流控制器都加入了突发模式burst mode当输出功率低于某个阈值时芯片进入间歇工作每隔一段时间才发一串驱动脉冲把输出电压补上去其余时间休眠。这相当于用“降低等效开关频率”的办法来减少损耗。调试突发模式时最需要注意的是输出电压纹波。如果突发周期太长输出电压会明显波动甚至引起音频噪声。我遇到过一例12V输出的电源空载时变压器发出明显的“吱吱”声就是突发频率落在了音频范围内。解决办法是调整突发阈值和滞环或者增加输出电容让突发周期尽量短。这里没有统一公式多半要实测调整。5.4 启动过程与过流保护的坑LLC的启动比反激复杂。因为LLC的增益跟频率强相关启动瞬间输出电容没充满等效负载很重如果不做处理频率太低会导致谐振电流飙到很高。所有正经的LLC控制器都有软启动功能频率从最高值逐渐下降。但这里有个细节软启动的持续时间不能太短尤其在大输出电容的场合否则容易触发过流保护。也不能太长否则输出电压建立太慢系统上电时序不满足要求。过流保护方面LLC的副边电流可通过原边谐振电流的包络来检测。常见做法是用电流互感器CT串联在谐振回路上检出的信号经过整流滤波后送给芯片的过流比较器。这个检测点对噪声比较敏感PCB布局时采样线要远离桥臂中点和大电流环路否则轻微干扰就可能导致误触发。6. 谐振参数在实物调试中的表现从波形判断设计是否健康理论设计得再好最终也要落到示波器上去验证。LLC的调试有几个关键波形我必须仔细讲一讲因为它们直接决定了你的电源能不能长期稳定工作。6.1 关注桥臂中点电压和谐振电流的时序关系先把示波器两个通道分别接到半桥中点和谐振电流检测电阻上。正常工作时桥臂中点电压是方波谐振电流是正弦波。关键看的是电流过零点跟电压跳变沿之间的时序关系。如果电流超前于电压电流过零发生在电压跳变之前说明工作在容性区这就是危险的信号。如果在死区时间内电流方向正确也就是电流给即将开通的管子寄生电容放电那么ZVS就是成立的。我一般在死区时间内直接观察Vds的波形如果Vds在驱动脉冲到来之前已经降到接近零那ZVS成功如果Vds还挂在高压上驱动一来就直接硬开通那说明ZVS丢失了。ZVS丢失的原因通常是死区时间太短、谐振电流偏小、或者管子的寄生电容太大。你可以通过增大Lm但会牺牲增益范围或者适当降低工作频率来调整。6.2 满载效率和温升的判断标准效率测试不能只看一个点。至少测25%、50%、75%、100%负载四个点分别记录输入功率、输出功率、MOS管温度、变压器温度和谐振电容温度。比较理想的结果是50%到75%负载之间效率最高满载效率比峰值低0.5%以内变压器表面温升不超过40K谐振电容温升不超过20K。如果满载时谐振电容温升过高要检查是不是流过的电流有效值太大。这个电流可以用示波器配合电流探头直接测取也可以用理论公式估算。谐振电容的损耗跟电流有效值的平方成正比有时候你很难想象一个22nF的薄膜电容居然会发烫。解决方案通常是换成更大容量的电容或并联多个电容这能降低每个电容上的纹波电流应力。6.3 用频率扫描法看增益是否落在合理区间实物调试时我会先用信号发生器或者直接利用控制器自身的频率扫描功能从高到低缓慢改变工作频率同时监测输出电压和谐振电流。你会看到输出电压一开始随频率降低而上升到某个频率点之后反而下降这个转折点就是容性区的起点。正常工作频率必须离这个转折点足够远否则满载时输出不稳、电流畸变甚至炸管。这个测试能直观验证你采用的Ln和Q值是否合理。我自己经历过一次设计理论上增益曲线看着没问题但实物测出来容性区边界比仿真提前了8%左右。后来排查发现是变压器分布电容太大等效到谐振槽里相当于多了一个C把谐振频率拉高了。这种实际偏差只有靠实物扫描才能真正暴露出来。7. 变压器和谐振电感的磁设计漏感、气隙、匝比怎么定LLC里的变压器不是普通变压器它要精确控制漏感。实际上很多LLC方案为了让漏感可控直接在变压器磁芯里加入特定尺寸的挡墙或骨架分层把漏感值精确调到设计值。这样设计的好处是可以省掉一颗独立谐振电感节省PCB面积和成本。但也有人倾向于使用独立的谐振电感尤其是大功率、高电流的场景因为独立电感更容易控制饱和特性和温升。7.1 漏感是“朋友”还是“敌人”在正激和反激电路里漏感是造成电压尖峰的元凶工程师想尽办法减少它。而在LLC里漏感是谐振腔的组成部分你甚至需要“故意”制造出足够的漏感。这个身份反转让很多人刚开始不适应。以EE或PQ磁芯为例原边绕在骨架上副边绕在另一层原副边之间的耦合越弱漏感越大。你可以通过控制绕组的物理距离来调节漏感大小。不过需要提醒的是漏感的温度稳定性不如独立电感。因为绕组和骨架材料的温度系数会直接影响漏感的数值而LLC的谐振频率又跟Lr直接相关。如果Lr随温度变化超过10%整个增益曲线都会偏移可能导致满载效率下降。所以高可靠性项目里我更倾向于用独立谐振电感来严格控制Lr变压器本体只需保证足够的励磁电感Lm和匝比精度。7.2 气隙与励磁电感的关系励磁电感Lm的大小跟磁芯的磁导率、绕组匝数和气隙有关。开气隙是为了防止变压器磁饱和同时也能把Lm控制在设计值附近。但气隙开大了励磁电流增大原边环流增加损耗也增加开小了Lm太大增益调节能力变弱轻载时可能进不了burst mode的合适工作点。所以气隙的确定需要反复迭代。具体的做法是先根据匝比和磁芯截面积算出需要的初级匝数然后根据Lm目标值反推气隙长度。实际开气隙时磨气隙比垫气隙更容易控制精度。但磨气隙会产生粉尘和应力可能影响磁芯性能。垫气隙则一致性差一些量产时每只变压器的Lm可能会有5%到10%的离散。这个离散在LLC设计里是允许的前提是你要把增益余量留够。7.3 匝比设计的影响匝比直接决定增益范围和次级整流管的电压应力。匝比太大会导致次级电压高二极管的耐压要求提高匝比太小则初级电流大MOS管的电流应力增加。设计时要先定输出电压和次级整流方式全波整流还是全桥整流再反推最佳匝比。我举一个实际例子48V输出的LLC电源次级用全波整流中心抽头结构每个二极管承受的反压大约是2×Vo×√2加上尖峰算下来大概150V左右。如果输出做成24V这个电压应力会降到75V左右但电流翻倍次级铜损会显著增加。这就是为什么低压大电流输出时你经常看到LLC后面还要再接一级同步整流DC-DC而不是直接让LLC承受全部电流。8. 输入级PFC和LLC的联动设计母线电压到底定多少聊LLC之前必须先把输入级那点事说清楚。中功率LLC电源通常前面还有一级PFC功率因数校正PFC输出的母线电压就是LLC的输入电压。母线电压选多少直接跟LLC的增益范围、MOS管耐压、电容体积都挂钩。最常见的母线电压是380V到400V。为什么是这个区间因为220V交流电经过PFC升压后理论上可以任意设定目标值但考虑到后级器件的耐压和成本380V到400V是比较均衡的点。如果母线电压太低LLC的增益范围就得加大变压器设计难度增加如果太高LLC的MOS管耐压就要选650V甚至更高成本和导通损耗都上来。另外母线电容的容值和纹波电流能力往往被低估。LLC是高频变换器它从母线抽取的电流是断续的如果母线电容ESR太大纹波电压会叠加到输入电压上影响LLC的增益稳定性。而且PFC级和LLC级之间的地线环路也可能产生噪声耦合布局时最好让PFC电感跟LLC变压器分开放置母线的正负极走线尽量短而宽。9. PCB布局与散热设计LLC的电磁兼容成败在此一役LLC的PCB布局可以说是整个项目里最考验功力的一环。很多人以为只要原理图正确PCB随便布一下就能工作。但实际上LLC的寄生参数对工作状态的影响比PWM电源更敏感。9.1 谐振回路的环路面积必须最小化谐振电容、谐振电感、变压器初级绕组和桥臂中点构成的回路就是这个拓扑的“心脏”。这个回路的环路面积越小寄生电感越小高频振荡和辐射就越小。实测中同样一套参数环路面积大和小的板子传导骚扰测试结果能差6dB以上。我个人的习惯是把谐振电容尽量放在靠近变压器初级引脚的地方桥臂中点的走线做成短粗的铜皮不要把长细走线留在高dv/dt节点上。9.2 驱动电路的布线要远离功率回路LLC的上管驱动是浮地的需要自举电容。自举电容的充放电回路如果有太大寄生电感会导致驱动波形畸变严重时上管误开通。驱动电阻要尽量靠近MOS管的栅极自举电容要紧挨着桥臂中点。还有驱动IC的GND引脚要用独立的走线回到源极不要跟功率地混在一起。这条规则在反激里也适用但LLC因为上下管频繁开关地弹噪声往往更明显。9.3 散热考虑的优先级LLC的变压器和谐振电感通常是发热大户。磁芯损耗随频率升高而增大绕组损耗跟电流有效值有关。散热设计上除了加大铜皮面积和通风孔还要考虑磁芯的摆放方向。如果磁芯是EE型的中柱的温度往往最高最好让中柱方向对着风道。功率MOS管可以通过导热垫贴到外壳上但要注意绝缘耐压LLC母线电压高绝缘垫的耐压等级一定要足够。9.4 反馈采样的位置输出电压采样点必须放在输出电容的端子附近而不是电源板的最末端。如果采样点太远导线压降会导致负载调整率变差。而且采样走线要跟功率走线分开避免功率电流的突变耦合到采样线上。LLC的环路带宽本来就不高如果采样再引入噪声很容易出现输出纹波增大或者间歇性抖动。10. 常见故障排查实战从波形异常到炸机的思路复盘搞LLC项目几乎没有一次成功的。故障排查是这个领域真正的“隐形门槛”。这里分享几个我亲身踩过的坑以及排查时比较有效的思路。10.1 满载开机瞬间炸管的根因第一次做LLC样机时我记得是L6599方案满载开机总是炸上管。刚开始怀疑MOS管耐压不够换了更高耐压的管子仍然炸。后来用示波器抓开机瞬间的波形发现桥臂中点电压在启动过程中出现严重的负压振荡谐振电流尖峰大得惊人。问题出在软启动时间太短芯片的频率从最高值快速降到正常工作点但输出电容还没充满负载等效阻抗太低增益曲线直接飘到了容性区边缘。解决方法是把软启动时间从200ms拉长到500ms同时降低启动瞬间的最大占空比实际上LLC是频率控制就是限制最低启动频率让输出电压缓慢建立。从那以后我再设计LLC时一定会先把软启动参数和安全频率下限确认好再动手调别的。10.2 次级二极管异常发热某次做48V电源次级用的是超快恢复二极管理论上反向恢复时间几十纳秒应该没问题。但实测次级二极管温度高达120°C远超预期。用电流探头测次级电流波形发现每个周期关断瞬间都有明显的反向恢复尖峰。深入分析后发现我的工作频率落在了低于fr1的区间次级二极管本身应该实现ZCS但因为漏感偏大实际的电流零点跟理论位置出现偏差导致二极管在正向电流还没完全归零时就承受了反向电压。这个问题的本质是Lr的取值过小导致ZCS条件被破坏。后来我把谐振电感增大15%重新调整Cr让满载工作点更靠近fr1次级电流波形才恢复正常的正弦形状二极管温度降到75°C。这个案例说明理论上的ZCS是有前提条件的参数偏移会让它失效。10.3 空载输入功率偏大客户反馈空载功耗有2.5W要求降到1W以内。这种问题在LLC里很常见根源就是控制器的burst mode没有正确配置。L6599的burst mode阈值由外部电阻分压决定调的太高会导致正常负载下也频繁进入burst输出纹波变大调的太低则空载时一直以高频运行损耗降不下去。我当时的做法是逐步降低burst阈值电压同时观察输出电压纹波。最终设置在一个临界点附近让空载时每几百微秒才发出一小簇驱动脉冲空载输入功率降到0.7W输出电压纹波控制在80mV以内。这个调试过程没什么捷径就是耐心地一步步扫参数。10.4 死区时间不足导致的ZVS丢失死区时间这个参数很多人直接用芯片默认值往往不会去仔细调。实际中死区时间跟MOS管的寄生电容、谐振电流的峰值、工作频率都有关系。如果死区太短上管开通前桥臂中点电压还没被拉到位ZVS丢失死区太长虽然ZVS可能保住但谐振电流会通过体二极管续流体二极管的反向恢复损耗又上来了。我一般用理论公式初步估算死区时间td 2×Coss×Vbus/Ip其中Coss是MOS管输出电容Vbus是母线电压Ip是谐振电流峰值。算出结果后再在示波器上观察Vds波形微调。如果芯片的死区时间是分段可调的就从计算值附近开始试每次加50ns观察波形变化。这个调出来的值每个项目都不一样别指望一个参数走天下。11. 进阶方向与设计工具链把基础拓扑和调试方法掌握之后你可以往几个方向深入。第一个是同步整流。LLC的次级二极管换成同步整流MOS管后效率还能再提升1到2个百分点。但同步整流的时序非常讲究必须在次级电流正向时开通管子在电流过零前关断否则会出现体二极管导通或反向灌流。很多高端LLC控制器已经内置了同步整流逻辑但它依赖外部检流信号PCB布局上要特别注意。第二个是GaN和SiC器件。GaN器件的寄生电容小、开关速度快能让LLC的工作频率提到MHz级别从而大幅缩小磁性元件体积。但GaN对驱动电压和PCB寄生电感非常敏感驱动回路必须尽量短门极电压不要超过额定范围太多。这个方向的入门门槛比硅器件高但收益也明显。第三个是数字控制。现在很多项目用DSP或者MCU直接做LLC控制不依赖专用芯片。好处是算法灵活坏处是频率调制、异常保护、突发模式全都要自己写调试周期会拉长。适合产品迭代频繁、需要差异化控制的团队。工具链方面我常用的组合是Mathcad或者Excel做初步参数计算PLECS或PSIM做电路仿真Altium Designer或KiCad画原理图和PCB最后用示波器加电流探头做实测验证。仿真不是万能的但如果连仿真都跑不通实物大概率也跑不通。12. 最后说几个接地气的经验文章写到这理论部分和实操部分都覆盖得差不多了。最后我再分享几条零零散散的实战心得都是被现实教育过的结果。第一条LLC芯片的datasheet一定要精读特别是“最小频率”和“最大频率”这两个参数的实现方式。有些芯片的最小频率是由外部定时电容决定有些则还有独立的钳位引脚。如果你设计的满载工作频率离最小频率限制太近满载启动时可能一头撞在频率下限上然后电流失控。第二条谐振电容的选择别贪便宜。LLC谐振电容长期承受高压高频交流电流必须使用CBB电容或者专门的谐振电容ESR和ESL都要小。普通的瓷片电容和电解电容在这里都顶不住。第三条示波器一定要隔离。LLC桥臂中点的电压是高压悬浮的如果直接用普通探头测探头地夹一旦碰错位置轻则烧探头重则炸板。用差分探头最稳没有差分探头就宁可多测几个安全点不要硬来。第四条变压器的供应商一定要找能配合你调漏感的。LLC变压器的漏感精度直接决定整机性能如果供应商只能提供标准规格品你最好在方案阶段就改用外置谐振电感否则后续量产的一致性会让你想哭。第五条也是我最想强调的一点LLC学习曲线陡峭但它的逻辑非常自洽。只要把谐振的能量流动、增益曲线、软开关条件这三件事想明白后面所有调试问题都是有迹可循的。别怕炸板炸过几块板子之后你对这个拓扑的理解会有一个质的飞跃。祝你在LLC这条路上走得顺利。