简介《2015全国电设E题报告——基于锁相环的简易频谱仪》是一份电子设计竞赛获奖技术方案面向备战全国大学生电子设计竞赛、或需要设计频谱仪与锁相环频率合成系统的本专科生及工程师。报告围绕80MHz100MHz频段频谱测量展开完整收录方案论证、系统框图、理论分析与计算、硬件电路设计与调试细节重点讲解以MSP430F5529、ADF4110、MAX2606为核心的本振源设计以及基于AD835的混频电路、三阶RC低通滤波器和ADC采样实现频谱显示的方法。文档为1个docx文件包体大小约289KB内容涵盖芯片选型对比、环路滤波器参数推导与实际调测要点便于直接对照学习或迁移到同类项目中。目前已有158人学习下载对想快速理解PLL频谱仪架构、借鉴获奖报告写作思路的读者而言是高性价比的参考资料。 2015年电赛E题要求做一台基于锁相环的简易频谱仪这也是这些年少有的把仪器设计直接当题目来考的赛题。要求乍看不吓人把1MHz到30MHz频段内的信号频谱测出来、显示出来分辨力做到100kHz。但真正拿到题大多数队伍会先踩进同一个误区——直接上高速ADC加FFT想着一次采样把整个频谱算出来。而最后能稳定拿分的设计几乎都走了另一条路用锁相环PLL做可扫频本振搭一台超外差接收机把高频信号逐一搬到中频上去测量幅度。这篇文章是对当年整个设计过程的复盘从方案论证、参数计算到现场调试重点讲清楚每个参数怎么算出来、每个模块为什么这么定、那些坑又是怎么踩进去再爬出来的。正在备赛电赛、或者想用锁相环做频率合成和频谱测量类项目的同学可以直接照着这个思路复现。1. 赛题指标拆解把频谱仪三个字翻译成电路需求1.1 当年E题到底要求什么对照当年公布的题目核心指标大致是下面这张表。数值以真题为准我这里只回忆要点指标项要求频率范围1MHz ~ 30MHz频率分辨力100kHz显示在LCD上显示频谱图能标注频率幅度测量能读出信号电平误差尽量小表面上看这题比电源题、放大器题温和多了无非是扫一遍、画条线。但把所有要求连起来看它考的是一个完整仪器系统不仅要让信号看见还要让信号测准。判断某个频率上有没有信号本振扫过去幅度跳一下就行要把频率标对、幅度读准本振的每个频点都必须精确稳定整条链路的增益还必须可控可校正。这个又准又稳的需求正好是锁相环的主场。1.2 指标背后的三个隐藏考点第一个隐藏考点是频点要准。频谱仪的横轴是频率如果本振每个扫频点的实际频率和标称频率对不上整张谱图就是歪的。PLL之所以是题眼就是因为它用晶体参考振荡器把本振频率钉死了这一点模拟锯齿波扫频完全做不到。第二个考点是幅度要一致。同样强度的信号落在1MHz和落在30MHz显示高度应当相同。但混频器损耗、中频滤波器插损、VCO输出功率都会随频率变化这些误差全部叠加进测量结果。于是标定就成了一个不做不扣分、做了明显提分的关键工程环节。第三个考点是刷新要能看。扫频式频谱仪是逐点扫描点数越多、每点驻留时间越久分辨力越好但刷新越慢。要在100kHz分辨力下做到3秒左右刷新一帧锁相环的锁定时间和中频滤波器的建立时间必须提前算清楚等到比赛现场再调就来不及了。2. 方案选型FFT、模拟扫频、PLL扫频我为什么锁死第三条路2.1 三条路线的对比动手之前我们组把三条路线摆在桌面上逐条比过方案优点致命伤高速ADC直接采样FFT结构简单一次拿到全频谱30MHz信号直接采样需要60MSPS以上的ADC前端抗混叠滤波器、存储和计算压力都大动态范围还受ADC位数限制压控振荡器锯齿波扫频电路最简单焊几根线就能跑频率准确度完全取决于调谐电压的精度和温漂扫出来每个点偏多少不可控根本没法标定横轴锁相环频率合成超外差频率由晶体参考锁定精度高步进可编程频率稳定环路设计和调试成本高对新手不友好赛题名称直接写明了基于锁相环这既是方向指引也是工程上的必然——四天三夜里能把频率准确度和稳定度做出来的只有PLL这条路。顺便说一句也有人提议用DDS直接做本振DDS扫频快、频率连续但30MHz输出时杂散已经比较明显加上题目点名锁相环我们就不再纠结。2.2 为什么是超外差而不是零中频本振扫频之后接收结构有两种选择。零中频把信号直接搬到直流附近测量没有镜像问题但直流偏移、低频闪烁噪声、本振泄漏自混频全跑出来了在需要测1MHz以上信号和100kHz分辨力时反而更难处理。超外差则先把信号搬到一个较高的固定中频在中频上完成滤波和增益再用检波器测幅度每一级分工明确增益分配和滤波都好把控。主流频谱仪几乎清一色超外差我们照搬这个思路只是把器件换成学生能买到、能在比赛现场焊出来的型号。3. 核心链路参数计算本振、中频、检波一道连带计算题3.1 中频频率先定后面才有得算超外差第一步是选中频。这里有个很多人容易忽略的镜像问题若本振高注入LO RF IF镜像频率是 f_image RF 2×IF。如果IF取常见的10.7MHz那么本振调到11.7MHz去收1MHz信号时输入端的22.4MHz信号也会差出10.7MHz中频混进结果——而这个频率正好落在1~30MHz量程内靠输入端一个固定低通根本滤不掉。要把镜像彻底赶出量程必须满足2×IF大于30MHz也就是IF要高于15MHz。我们最终定在21.4MHz这是无线电中频的标准值之一晶体滤波器好买。此时LO RF 21.4MHz覆盖22.4~51.4MHz镜像频率在43.8~72.8MHz全部高于30MHz输入端加一个截止频率30MHz的低通就能放心。中频定完本振范围、分频比、滤波器带宽这些参数才一个个跟着定下来。3.2 锁相环参数分频比、鉴相频率、环路带宽、锁定时间本振用MB1504这类PLL频率合成芯片配合外置变容管VCO实现。参考源用10MHz的TCXO鉴相频率取100kHz正好等于扫频步进参考分频比就是100。对于每个扫频点可编程分频比N f_LO / 100kHz算出来是224~514。环路稳定性按经典二阶环设计开环单位增益频率取鉴相频率的1/10左右也就是10kHz相位裕度留45°到60°。环路带宽决定了锁定时间频率大步跳时经验上要几毫秒才能稳定所以每个频点的驻留时间我们定在10ms。全频段291个点算下来291 × 10ms ≈ 2.9s一帧频谱大约3秒刷新一次作为简易频谱仪完全能接受。这里要特别提醒MB1504这类芯片的充电泵电流通常可以通过寄存器配置而VCO的调谐灵敏度K_VCO在22~51MHz范围内变化很大环路增益会跟着变容易出现低端锁定慢、高端锁定快的现象后面的调试章节还会专门展开。提示环路滤波器不要照抄芯片手册的样例就开始焊。不同VCO的K_VCO差好几倍环路带宽和相位裕度必须按自己VCO的实际调谐曲线重新算一遍否则大概率会在某个频段失锁。3.3 混频器、中频滤波器、检波器的增益规划混频用双平衡二极管混频器转换损耗大约6~7dB。中频滤波器用21.4MHz晶体滤波器带宽取100kHz与扫频步进匹配。这一步很关键分辨率带宽RBW和步进如果差太多要么频谱糊成一团要么漏掉中间频点的信号。中频放大器增益做20dB左右。检波用AD8307对数检波器输出直流电压与输入功率dBm成正比斜率约50mV/dB线性动态范围从-75dBm到5dBm省掉了传统二极管检波器的非线性校正。输入信号按-20~0dBm设计整条链路算一遍输入-20dBm混频后约-27dBm中频放大后约-7dBm送进AD8307刚好落在线性区输入0dBm时约13dBm超了所以在检波前加了一个10dB的π型衰减器折算下来最多3dBm仍在安全范围。整条链路的增益不是越大越好AD8307给的是功率—直流电压的线性关系只要让它工作在指定区间后面的标定就会非常顺利。4. 扫频控制与时序让每一个频点都踩准4.1 频率表的生成与PLL编程MCU端先按1.000MHz、1.100MHz……一直到30.000MHz生成一张长度为291点的频率表每个点提前算好对应的N分频比比赛现场只用三线串口把数据写进PLL芯片。这里有个小技巧不要让MCU边扫频边计算现场最怕时序抖动把频率表提前算好存成数组扫频时只做取数、写寄存器、等待、采样四个动作逻辑简单出错概率也低。4.2 锁定等待与采样时序写寄存器之后不能马上采样要给环路一个建立时间。我们的做法是固定等待10ms再用ADC连续采16次取平均进一步压低噪声。程序骨架大概是这样for (i 0; i 291; i) { pll_write(freq_table[i].n_div); // 写入分频比 delay_ms(10); // 等待环路锁定 adc_val[i] adc_read_avg(16); // 采样16次取平均 }判断锁定还有一个土办法把VCO的调谐电压分压后接到一路ADC锁定时调谐电压稳定在某个值附近失锁时会明显漂移。这个信号用来做系统自检和故障定位非常直接比单纯依赖PLL芯片的锁定指示更直观调试时帮了大忙。4.3 幅度标定把ADC码值变成dBmAD8307把功率变成电压但系统里混频器损耗、滤波器插损、放大器增益、VCO功率随频率的起伏全都会叠加进测量结果。如果只做一次整体拟合低频段和高频段的误差会很大。正确做法是逐点标定比赛前用信号源在1~30MHz内每隔1MHz送一个0dBm参考信号记录每个频点对应的ADC值生成一条随频率变化的修正曲线测量时把每个点的原始值减去对应频率的修正量。处理之后同一强度信号在整个频段内显示幅度的一致性会好很多。标定有个容易翻车的细节信号源和频谱仪必须共地否则地环路噪声会让低电平测量直接废掉。我当时图省事用两根普通杜邦线连地结果标定曲线毛刺一大堆折腾了一晚上才发现是地线阻抗太大。5. 调试实录幽灵峰、幅度飘、失锁三座大山怎么翻5.1 幽灵峰排查LO泄漏与谐波混频第一次整机联调频谱图上在好几个位置出现不该有的峰。逐项排查先断开输入信号只留本振发现中频输出端仍然有信号——这是本振信号直接泄漏到中频通道造成的零响应。解决手段分两层物理上混频器四周用铜皮围起来输入、本振、中频三路走线彻底分开中频滤波器外壳良好接地电路上确保送入混频器的本振是干净正弦波。VCO的谐波也是一个常见来源VCO工作在22~51MHz2次谐波落在44~102MHz和输入信号组合也可能差出中频。输入端那只30MHz低通主要滤镜像而本振通路上的谐波要靠混频器的双平衡结构和本振缓冲级来压制。实测下来低通接地好坏对杂散峰的影响非常明显调试时值得第一个检查。5.2 幅度不平坦逐点修正的来历刚调通时扫一个0dBm正弦信号理论上是条平线实际显示出来从左到右慢慢往下掉低端和高端差了将近6dB。把每个频点的ADC值打出来看才发现链路增益随频率的起伏比想象中大得多。原因有三个混频器损耗随频率变化、VCO输出功率在全频段并不平、21.4MHz晶体滤波器带宽边缘的插损略增。这种系统性误差靠硬件很难压平性价比最高的就是前面4.3节说的逐点标定。标定之后整条曲线平直度能做到±1dB以内对简易频谱仪完全够用。5.3 失锁与频跳充电泵电流和VCO调谐曲线的教训最折腾的问题是扫到中高频段时偶尔整条谱线突然平移像是频率跳了。用调谐电压监视一看确实发生了失锁。原因在VCO的调谐灵敏度调谐电压低端斜率缓、高端斜率陡环路增益在高频段偏高相位裕度被吃掉环路开始振荡甚至失锁。解决办法是压缩VCO的调谐范围把22.4~51.4MHz这个约2.3倍频程的范围通过切换谐振回路的粗调电容分成两段每段调谐范围控制在1.5倍以内同时按频段切换PLL充电泵电流补偿K_VCO的变化。处理后整个扫频过程再没掉过锁。这个问题的教训是VCO调谐曲线不能只看中心频率附近全频段的K_VCO变化必须实测否则环路参数只是在某一个频点碰巧稳定而已。5.4 给后面参赛者的时间分配建议回头看我们前期在方案完美主义上浪费了一天多总想一步到位最后又回到先搭通再优化的老路上。如果重来一遍第一天就该把超外差链路用信号源加示波器搭出雏形确认每个模块有信号出来第二天做PLL扫频和显示第三天集中标定和除幽灵峰第四天写报告录数据。比赛比的是在规定时间内交出一台完整工作的系统不是单项性能最漂亮的模块。最后分享一个后来一直受益的小习惯整个系统里所有模块的供电都用独立LDO分开模拟地和数字地单点连接。频谱仪对地噪声极其敏感AD8307输出端的纹波会直接变成谱线上的毛刺。一开始我还以为是算法问题查了很久才发现是两个模块共用了同一路电源。这种问题在原理图上完全看不出来只有拿示波器沿着供电逐级测纹波才能定位。做仪器类题目先把干净的地和干净的电源搞定后面能少熬两个通宵。本文还有配套的精品资源点击获取