1. 为什么一定要有“状态”这回事DDCA 这门课前两讲把组合逻辑讲得明明白白与门、或门、加法器、多路选择器输入一变输出立刻跟着变。那时候的电路里没有“记忆”它不知道过去发生了什么。但从这一讲开始事情变得不一样了我们接触到了时序逻辑。时序逻辑的核心就两个字状态。它让电路记住“之前发生了什么”然后根据“之前”和“现在”共同决定未来的输出。我当年第一次听完这一讲脑子里冒出来的第一个问题是什么场景非要记住过去不可后来自己想明白了例子到处都是——电梯要记住当前停在几楼才能决定下一站去哪微波炉要记住还剩多少秒才算得出来什么时候“叮”CPU 要记住指令执行到哪一步才能按顺序跑完一条复杂的指令。没有时序逻辑这些东西全部做不了。DDCA 的第三讲从一开始就站在一个很关键的起点上组合逻辑负责算时序逻辑负责存。两者合在一起数字系统才真正有了完整的能力。这一讲的内容主要有四块——存储元件锁存器与触发器、同步时序电路的分析方法、有限状态机的设计与实现、以及时序参数建立时间、保持时间、亚稳态。每一块单独拎出来都能对应到实际工程里一个具体的坑或者一个关键设计选择。这一讲适合谁来学我觉得两类人收获最大一类是刚开始学数字电路、只知道组合逻辑的学生学完这一讲才算是真正入了数字设计的门槛另一类是做过点硬件、但一直在用现成 IP 和开发板拼系统的人时序逻辑基础不牢的话经常会在时序约束和跨时钟域这种问题上栽跟头补一补这一讲很多困惑会瞬间解开。2. 存储的起点锁存器与触发器2.1 最简单的记忆单元SR 锁存器要做出能保存信息的电路第一个想到的元件是 SR 锁存器。它最简单的形式就是两个 NOR 门交叉反馈连接。两个输出端 Q 和 Q̄ 互为对方的输入接法形成一种正反馈——这种交叉连接就是“记忆”的物理来源。用真值表来看它的行为当 S1、R0 时Q 被强制置 1当 S0、R1 时Q 被清零当 S0、R0 时两个输入端都没有动作电路保持原状。这里必须注意一个禁止状态S1、R1 同时有效时Q 和 Q̄ 都变成 0这不仅破坏了“Q 和 Q̄ 互为反相”的输出关系而且当两个输入同时撤销时电路究竟回到 0 还是 1完全取决于两个门翻转速度的微小差异——这是不确定的实际设计中这种输入组合应该被禁止。用两个与非门也能搭 SR 锁存器不过有效电平变成低电平有效S̄ 和 R̄ 上出现 0 才触发置位和复位。这种低有效版本在真实芯片里更常见因为 TTL 逻辑下低电平驱动能力更强。这里想提一个细节很多教材喜欢用真值表硬记我自己的经验是动手在面包板上搭一次或用仿真软件把两个门的连接看明白很快就能记住 NOR 和 NAND 版本的区别。提示SR 锁存器是理解触发器的地基但它有一个天然缺陷——电平敏感。它对输入在整个有效电平期间都“睁着眼”很容易受到输入毛刺的干扰。后面之所以要发明边沿触发的 D 触发器正是为了规避这个问题。2.2 D 锁存器在电平敏感和透明之间做取舍SR 锁存器有两个输入端用起来不够方便而且还要避开 SR1 的非法状态。于是人们加了两个门把它改造成了只有一个数据输入端 D 的锁存器这就是 D 锁存器。D 锁存器的结构是在 SR 锁存器前面加一个使能控制当使能信号 CLK1 时D 的值直接传递到 Q输出跟随输入变化这种状态叫“透明”当 CLK0 时无论 D 怎么变Q 都保持原值。它的真值表很简单CLK1 时 QDCLK0 时 Q 保持不变。听起来很方便对不对但在实际同步电路里D 锁存器有个让人头疼的问题——透明窗口。只要时钟为高电平输入 D 上的任何毛刺都会毫无保留地穿过锁存器到达输出 Q。在高速电路里时钟的高电平窗口可能长达几个纳秒这期间输入一旦有抖动输出就跟着乱跳。这就是为什么在真正的同步时序电路里工程师更喜欢用边沿触发的触发器而不是电平触发的锁存器。我在实际做 FPGA 开发时尽量不会主动例化锁存器。综合工具会在特定代码风格下自动推断出锁存器——比如 always 块里某个分支没有给所有信号赋值这时候工具会综合出 latch 并给你一条 warning很多人忽略这个 warning最后板子工作不稳定才回头查。后面我在“常见问题”那一章还会细讲这段经历。2.3 D 触发器边沿触发才是同步电路的灵魂D 触发器是这一讲的第一个重点元件。它和 D 锁存器的本质区别只有一个只在时钟边沿采数据。上升沿或下降沿到来的那一瞬间输入 D 的值被捕获到内部节点上之后的整个周期里输出 Q 保持不变。其他时刻输入如何变化与输出没有任何关系。这种边沿触发特性的价值怎么强调都不为过。它意味着我们可以在同一个时钟边沿让整个设计的所有寄存器同时采样各自的数据形成一个全局统一的节拍。整个芯片就像一支乐队时钟边沿就是指挥家手里的节拍器所有乐手在同一个拍点上行动节拍之间的时间留给数据去传播和稳定。这就是“同步时序”的底层含义。从实现上看典型 CMOS 工艺里的 D 触发器实际上是把两级锁存器串在一起第一级在主时钟下透明第二级在反相时钟下透明。当主时钟为高时第一级采样输入但第二级被透明关闭输出保持等时钟变为低第一级保持住刚采到的数据第二级打开并把值送到输出。两个锁存器一主一从交替工作就实现了只在边沿更新的效果。理解这个内部结构对后面理解建立时间和保持时间非常有帮助。2.4 触发器真值表与特征方程站在使用者的角度我们不需要每次画电路都往内部看D 触发器的行为可以浓缩成一张真值表和一条特征方程。真值表这样说CLK 上升沿到来时Q*D其他任何时候Q*Q保持不变。其中 Q* 表示下一个状态Q 表示当前状态。特征方程写出来就更简洁了Q* D。就这么简单这条式子也是后面设计有限状态机时直接对应到代码里例化寄存器的依据。学习这一讲时我建议把 SR 锁存器、D 锁存器、D 触发器的真值表放在一起对比着记重点区分电平敏感和边沿敏感的差别这个区分不清楚后面的时序分析全都会乱套。除了 D 触发器实际芯片中还会用到 JK 触发器和 T 触发器。JK 触发器解决了 SR 触发器在 JK1 时的非法状态此时输出翻转T 触发器则可以看作 JK 的简化版每来一个边沿输出就翻转一次非常适合做计数器。但从现代数字设计的角度讲绝大多数电路都用 D 触发器来实现因为用特征方程去推导逻辑最容易综合工具对 D 触发器的支持也最完善。其他类型的触发器更多出现在教材习题和非常古老的芯片里理解它们有助于解题工程上不用太纠结。3. 同步时序电路分析的基本功3.1 什么是同步为什么必须同步有了触发器这个存储元件我们就能搭建带状态的电路了。但怎么让多个触发器协调工作而不是各自为政答案就是“同步”所有触发器共享同一个时钟信号在同一个边沿更新状态。为什么必须这样原因之一是电路每时每刻都在传输数据从组合逻辑的输出到寄存器输入之间信号传输需要时间。如果我们让每个寄存器自己去判断“时机”电路之间会互相竞争结果是完全不可预测的。而当所有人听同一个节拍器指挥时我们可以精准地给每拍之间的数据传播留足时间只要时序参数算好电路就能稳定工作。这里的“同步”还有另一层含义所有状态变量的更新都发生在时钟边沿这一瞬间。这意味着分析一个同步时序电路我们可以把时间切成离散的“周期”在每个周期里只看两件事——这一拍开始前的状态和这一拍输入是什么。至于这一拍中间信号怎么变化我们可以暂时不关心只要确定到下一个边沿前它们都稳定了就行。这个抽象能力非常强大它让我们可以用“状态转移图”来思考问题而不是整天盯着波形图数纳秒。3.2 状态转移图、状态转移表和状态方程分析一个同步时序电路的标准步骤教材里通常会分四步写状态转移方程、列出状态转移表、画出状态转移图、最后画出时序图。我结合一个具体的例子说。假设有一个电路输入是 X输出是 Z两个 D 触发器分别记为 A 和 B。通过观察电路图我们可以写出每个触发器的输入方程比如 D_A X ⊕ A D_B X · A B。然后我们把当前状态 A B、输入 X 的所有 8 种组合代入算出下一拍的状态 A* D_AB* D_B于是得到一张状态转移表。状态转移表和状态转移图其实是同一个信息的两种表达方式表格适合计算机分析和穷举检查图形适合人脑直觉理解。画状态转移图时每个圆圈代表一个状态箭头表示在某个输入条件下转移到哪个状态箭头旁边标注“输入/输出”。把状态图画出来很多时候一眼就能看出这个电路在“干什么”这是状态转移表做不到的。我当时学这块时习惯双管齐下先画图理解语义再写表验证逻辑两边都对得上才放心。3.3 从电路到状态图一个完整分析案例我举一个当时课后的经典例子来说明完整的分析过程。有一个同步时序电路两个触发器分别为 A 和 B组合逻辑部分产生了两次状态方程A* BB* X ⊕ A ⊕ BZ A · B从这组方程出发我们列一个状态转移表。状态有四种00、01、10、11输入 X 有两种0 和 1所以表有 8 行。比如当前状态 A0、B0、X0 时A*0B*0⊕0⊕00输出 Z0所以下一状态是 00。再比如当前状态 A0、B1、X1 时A*1B*1⊕0⊕10输出 Z0所以下一状态是 10。按这个方法把所有组合算完我们得到完整的状态转移表。然后把表翻译成状态图四个状态节点标上输出连上箭头。画完之后仔细看这个电路其实是把输入 X 和当前状态做某种运算之后形成一个新的状态并且当状态到达 11 时输出为 1。再推一步如果 X 串行输入一个比特序列这个电路可以识别出特定的 3 比特模式——它就是某种序列检测器。走完这一遍流程你会发现从电路图到状态图的翻译并不难难的是反过来从需求描述画状态图再从状态图设计电路。这也正是下面要讲的有限状态机设计流程。4. 有限状态机的设计与实现最核心的工程能力4.1 Moore 机与 Mealy 机怎么选有限状态机FSM是时序逻辑的集大成者。设计一个 FSM第一步要决定用 Moore 型还是 Mealy 型。Moore 机的输出只由当前状态决定Mealy 机的输出由当前状态和输入共同决定。这个区别带来的影响很实际Moore 机的状态图里输出写在状态节点内部改状态就改输出时序上输出比状态更新晚一拍但好处是干净——输出在整个状态周期内稳定不会因为输入抖动而波动。Mealy 机的输出写在状态转移箭头上响应迅速输入一变输出立刻变化不需要等一个时钟周期代价是组合逻辑路径上容易产生毛刺。实际设计里怎么选我的经验是需要严格时序、输出不希望有毛刺、状态变化不频繁但对输出稳定性要求高的场景优先 Moore需要快速响应输入、带宽要求高、状态数受限的场景优先 Mealy。举个例子做串口协议的接收状态机时数据采样和位计数逻辑通常用 Moore 型因为采样点必须精确稳定但做总线仲裁这类需要立刻响应请求的电路时Mealy 型更合适因为早一个周期响应对性能影响很大。4.2 FSM 设计的五步流程有限状态机的设计路径可以说是数字逻辑里最有章法可循的一环。具体分五步第一步明确需求画状态图。先从自然语言需求里提取出所有可能的状态画成状态图。这一步要反复确认几个问题有没有遗漏的状态有没有不可能出现的状态输入组合全部覆盖了吗第二步列状态转移表。把状态图翻译成表列出当前状态、输入、下一状态、输出。这一步是纯粹的执行工作只要状态图没错表就不会错。第三步状态编码。给每个状态分配一组二进制编码。编码方式有二进制编码、格雷码、独热码等不同编码会导致组合逻辑复杂度和速度差异。状态很少的话二进制编码足够FPGA 里由于触发器资源丰富独热码有时候更常见因为它能省掉大量译码逻辑。第四步确定次态逻辑和输出逻辑方程。根据状态转移表和选定的编码方式用卡诺图化简或直接写逻辑表达式得到 D 触发器的输入方程和输出方程。第五步用触发器实现电路仿真验证。画电路或写代码仿真覆盖所有状态转移路径确认功能正确。这套流程非常机械非常适合照着走。当年我们班很多同学觉得 FSM 难后来我看到的问题几乎都出在第一步——状态图画不对或者画漏了后面几步再熟练也白搭。我的建议是画状态图时一定要把所有可能的状态都列出来包括那些“按理说不会出现”的状态比如非法状态、异常输入产生的状态。这既是功能完备性的要求也是电路健壮性的保障。4.3 实战设计一个“1101”序列检测器为了把流程串起来我拿一个非常典型的题目做例子设计一个序列检测器检测串行输入 X 上是否出现了“1101”这个子序列。先画状态图。设初始状态为 S0表示还没有匹配到任何有效前缀。S1 表示已经匹配到“1”S2 表示已经匹配到“11”S3 表示已经匹配到“110”。从 S0 出发如果来了 1进入 S1如果来了 0留在 S0。从 S1 出发如果再来 1就进入 S2如果来 0说明当前序列是“10”它不是“1101”的前缀所以回到 S0。从 S2 出发如果来 0进入 S3因为我们已经有了“110”如果来 1序列变成“111”它的最长后缀是“11”所以应该进入 S2。从 S3 出发如果来 1说明完整匹配到“1101”输出 1同时最长后缀是“1”所以要回到 S1如果来 0序列是“1100”没有有效前缀回到 S0。这一段的精妙之处在于检测器不是发现匹配后从头开始而是考虑当前输入序列的“最长可匹配后缀”跳到对应的状态。这正是状态机比“记住上一次看到什么”更本质的地方。初学者做序列检测器最容易忘记 S2 来 1 时跳到 S2 这个自环转移画状态图时一定要反复检查每一个状态在所有输入下的行为。状态图画好后就可以编码状态了。这里用四位二进制编码S000S101S210S311。接下来列状态转移表推出次态方程画出电路图。最后的电路在一个周期内输出 1 表示检测到“1101”如果不做重定时输出会晚一拍如果希望输出与输入对齐可以再用一节寄存器打一拍。这些细节在工程里再调。4.4 用 Verilog 写 FSM 的三种常见写法从课程走向工程“编状态机”这个动作几乎都是在硬件描述语言里完成的。以 Verilog 为例FSM 实现有三种主流风格一段式、两段式、三段式。一段式就是在一个 always 块里同时描述状态转移和输出逻辑。代码看起来短小紧凑但输出寄存器和状态逻辑混在一起时序分析不方便组合输出毛刺也难以控制。这种写法适合非常简单的状态机或者练习时图省事工程上不推荐。两段式把状态转移逻辑一个 always 块输出逻辑一个 always 块或 assign 语句。状态寄存器逻辑和输出逻辑分离可读性好一些但输出若是组合逻辑仍然存在毛刺风险。三段式最为推荐第一个 always 块只做时序逻辑的状态寄存器更新Q Q*第二个 always 块做组合逻辑的次态判决根据当前状态和输入产生 Q*第三个 always 块做输出寄存器将输出打一拍彻底消除输出上的组合毛刺。代价是多了一拍延迟但时序质量好很多。在高速电路里这个代价通常很划算。写代码时还有一个常被忽略的细节状态编码建议用 localparam 定义参数而不是直接写数字这样状态含义一目了然后续改编码方式也方便只需要改参数值不用动逻辑。另外每个状态机最好加一个默认分支处理非法状态。如果检测到状态机进入了未定义状态要么回到初始状态要么报告错误否则电路会挂在一个无法恢复的状态工程上叫“死锁”。注意Verilog 里同一状态机的时序逻辑块和组合逻辑块千万不要混用阻塞赋值和非阻塞赋值。时序逻辑块里用非阻塞赋值 组合逻辑块里用阻塞赋值 。混用了仿真行为会变得非常奇怪而且极难排查。5. 时序参数建立时间、保持时间与亚稳态5.1 建立时间和保持时间为什么存在如果触发器只是在时钟边沿“咔嚓”一声采样那这个电路是不是随便怎么接都行当然不是。触发器内部是一个物理电路数据在被采样到内部节点后还需要一段时间稳定下来。如果数据在边沿到来之前不够稳定或者边沿之后立刻变了触发器的输出就可能进入一种非稳态——这就是亚稳态输出既不是确定的 0也不是确定的 1而是在中间徘徊。规范描述里有两个关键参数建立时间 t_setup指数据必须在时钟有效边沿之前提前稳定下来的最短时间保持时间 t_hold指数据必须在时钟有效边沿之后继续保持不变的最短时间。只要数据在这两个时间窗口内保持稳定触发器就能可靠采样一旦违反触发器输出可能是不定值并且恢复时间不确定。用生活化的话讲上课铃响之前学生必须坐好建立时间铃响之后也不许马上站起来保持时间。你不遵守这个规矩老师可能就没法确认教室里到底是谁来了。5.2 时序约束的快速计算检查在工程上检查电路时序是否满足要求需要做一套简单的算术。设触发器 FF1 的输出经过组合逻辑到达 FF2 的输入端时钟周期为 T_clkFF1 的时钟到输出的延迟为 t_cko组合逻辑延迟为 t_comboFF2 的建立时间为 t_setup时钟到达两个触发器的偏移为 t_skew假设同一时钟域且偏移已知。FF2 的输入端数据实际上在边沿后 t_cko t_combo 之后才开始变化而它必须稳定到下一个边沿之前的 t_setup 为止。所以要求T_clk t_cko t_combo t_setup t_skew如果这个式子不满足就会发生建立时间违例。保持时间检查则相反要求数据在边沿之后不立刻变化所以要求t_cko t_combo t_hold t_skew保持时间违例通常和时钟偏移、组合逻辑延迟太短有关——你可能觉得“延迟太短”是好事但在时序世界里太快和太慢都会出问题。建立时间不够靠降频、优化组合逻辑、流水线切割来解决保持时间不够往往只能插 buffer 增加延迟或者在布局上调整。5.3 亚稳态的后果与两级同步器亚稳态不是理论上的小概率事件它在跨时钟域电路中极其常见。假设模块 A 的时钟域是 100MHz模块 B 的时钟域是 75MHz两个时钟没有确定的相位关系A 发出的数据信号到达 B 的触发器时完全可能恰好落在 B 的建立保持时间窗口内导致 B 的触发器进入亚稳态。亚稳态的信号一旦被后面的逻辑当作有效电平继续参与运算可能会传递出错误结果甚至让状态机跳进非法状态。解决跨时钟域亚稳态的标准手段是“两级同步器”在目标时钟域里把外部输入信号用两个串联的触发器各打一拍第二级触发器输出的信号可以认为已经同步完毕。第一级触发器进入亚稳态后有一个完整时钟周期去恢复稳定第二级触发器采样到的概率极高。当然这不是数学上的绝对保证只是把故障概率压到足够低对于绝大多数应用都够用。两级同步器只适用于单比特电平信号的跨时钟域同步。多比特数据总线如果直接用两级同步器去同步不同比特可能在不同周期稳定数据内容会错乱多比特跨时钟域另有异步 FIFO 等标准方案那是更后面的课时内容。5.4 时钟抖动与时钟偏移的区别以及设计余量做 FPGA 或 ASIC 时序收敛时工程师嘴里常挂着两个听起来差不多的词抖动和偏移。它们的区别必须搞清楚。时钟抖动是时钟信号在时间轴上的随机游动也就是说一个边沿实际到达的时间相对理想时刻有一个随机偏差。抖动来自于晶振本身的噪声、电源的纹波、信号完整性等多方面因素它直接影响的是建立时间预算——为了保险设计时钟余量时要扣掉峰峰抖动。时钟偏移则是在同一个时钟网络下不同的触发器的时钟端实际到达时刻不一致。原因是布线长度、负载不同、时钟缓冲树设计不平衡。偏移会影响建立时间和保持时间的核算因为它改变了不同触发器之间的相对采样时刻。高速设计里的时钟树综合目的就是为了让偏移尽量小。这一块在 DDCA 课程里相对简要但在真实项目中时序约束文件里写的每个值背后都是这些参数在兜底。初学阶段就算不研究透也要建立起“时序参数必须算、必须留余量”的意识。6. 我踩过的三个典型时序坑6.1 latch 是怎么悄悄出现在综合结果里的第一次用 Verilog 写逻辑时我在一个 always 块里写了类似这样的代码只是针对某些条件给 signal 赋值其他分支忘了写 else也没有给信号初始赋值。结果综合工具没有报错只是打了一条 latch inferred 的警告我当时没当回事。下载到板上功能时好时坏用逻辑分析仪抓波形才看到问题那个本应是边沿触发的信号被综合成了一个电平敏感的锁存器输入上稍微有点噪声输出就开始乱。从那以后我养成了一个习惯写完 always 块后逐个信号检查确保每一个分支都给所有信号赋了值。如果确实需要锁存行为那就显式例化一个锁存器并在注释里写清楚原因不让工具猜。这个习惯在团队项目里特别好用因为审代码的人一眼就能看懂设计意图而不是去猜那一行没写 else 的代码是故意还是手滑。6.2 时钟域交叉带来的随机故障有一次调试一个双时钟域的数据采集模块采集端时钟 200MHz处理端时钟 100MHz两边接口是单比特的控制信号。刚开始联调偶尔出现数据错乱但重新复位一下又恢复正常故障完全随机非常难复现。后来我抓了几个小时的波形才定位错乱总是发生在跨时钟域控制信号握手的那一拍上。原因就是我在目标时钟域里直接拿跨时钟域信号做了组合逻辑判断没有做同步。输入信号在另一侧时钟域更新到这一侧采样时大概率处于亚稳态附近触发器的输出不干净后续逻辑全被带偏。补上了两级同步器之后故障再也没出现过。这个教训让我明白跨时钟域设计省同步器就是埋雷。6.3 靠检查工具与严格编码风格降低风险持续的实战经验告诉我时序逻辑的错误很大一部分能靠严格的代码风格避免。比如时钟信号永远走全局时钟网络不要用组合逻辑去产生时钟异步复位信号要做好复位同步释放处理状态机的非法状态必须有归属。把这些规则内化成习惯比事后抓 bug 省力得多。我也习惯在写完代码后用 lint 工具做静态检查重点看有没有推断出锁存器、有没有未定义状态、有没有跨时钟域赋值。这类检查只需要几秒但能拦住大约七成低级错误。7. 这一讲后续能往哪些方向延伸时序逻辑这门课延伸到真实工程里还有不少纵深。往后自然而然会接触到的方向我可以提几个供想要深入的人参考。第一个方向是存储器的内部实现。SRAM 单元本质上就是用两个交叉耦合的反相器存一个比特这和 SR 锁存器的原理一脉相承。DRAM 靠电容存电定时刷新。理解这些存储器的时序特性——读写周期、建立保持时间、刷新约束对做嵌入式系统和计算机体系结构的人来说非常重要。第二个方向是异步 FIFO。多比特数据跨时钟域传输时标准方案是用异步 FIFO 做缓冲。它内部用格雷码表示读写指针通过两级同步器安全地交换指针信息。异步 FIFO 的设计门槛比单级同步器高一个档次但它是很多高速接口比如 HDMI、以太网、PCIe 物理层的基石。第三个方向是时序分析和时序约束。课程里教了建立时间和保持时间的公式工程上则是用工具进行完整的静态时序分析查看每一条路径是否收敛。FPGA 开发时需要在 SDC 里写时钟定义、输入延迟、输出延迟、伪路径、多周期路径等约束这本身就是数字工程师的核心技能之一。你可以先从 Xilinx 或 Intel 的时序约束入门文档开始看再配合一个真实项目练习。第四个方向是高级同步机制设计比如握手协议、异步复位同步释放、CDNClock Domain Crossing同步电路的设计与验证。现代 SoC 中往往有几十个时钟域跨时钟域问题一旦处理不好就是流片后的致命 bug。这部分内容是 DDCA 后续高级课程的重点。我个人在实际学习这个主题时的体会是时序逻辑这关过了数字系统设计才算脱离“搭积木”进入真正“设计”的阶段。状态机不是只会在习题里出现的玩具它就是你写的每一个通信协议、每一个控制模块背后的骨架。建议你在学完这一讲后挑一个小型项目练手比如串口发送器、交通灯控制器、电梯楼层控制器把状态图、状态表、时序约束整套流程走一遍。只有亲手走完你才会真正理解“同步时序”四个字背后那种一切尽在掌握的安全感。