做蓝牙硬件这几年“免晶振”这三个字我关注了很久。最早看到杰理Jieli能在一颗中低端蓝牙SoC上把两颗晶振都省掉第一反应是省这零点几美元能有多大意义。后来真正在TWS耳机项目上评估测试过才发现免晶振的价值根本不在“少了一颗物料”这么表面——它把备料周期、贴片失效率、PCB布局约束、频偏校准流程这些隐形成本一起拉了下来对于走量拼成本的产品来说收益非常直接。但便宜和简化从来都是有代价的。免晶振方案不是把晶振“变没了”而是用芯片内部的RC振荡器接替了晶振的工作这个替换背后有一条清晰的技术边界什么场景下可以放心用、什么场景下千万别贪这个便宜。这篇文章结合杰理AC6973、AC701N、AC7926A这三条主力产品线把免晶振设计原理、边界条件和选型思路一次讲透。不管你是刚接触杰理SDK的入门工程师还是正在做量产选型的硬件负责人这篇文章都能给你一个可以直接落地的判断框架。1. 免晶振方案到底解决了什么实际问题1.1 传统蓝牙方案对晶振的依赖比想象中更重一套常规的蓝牙音频方案板子上至少要放两颗晶振一颗32.768kHz的低速晶振负责低功耗模式下的跑表计时和RTC唤醒另一颗24MHz或26MHz的高速晶振作为射频收发、PLL时钟和音频采样的主时钟源。这颗高速晶振尤其关键蓝牙射频载波的频率就是靠它作为基准做倍频得到的晶振本身精度不够载波就会偏接收端解调就会出问题。晶振本身不贵但问题从来不出在单价上。低速晶振和高速晶振是两类完全不同的物料分别对应不同的供应商、不同的交期、不同的来料检规范。做量产的朋友都清楚一颗物料的交期波动就能卡住整个生产计划。而晶振又是无源器件里比较“娇气”的一类贴片时的焊接温度曲线、PCB的机械应力、甚至外壳装配时的挤压都可能让晶振出现停振或频偏超标这类不良在产线上非常难排查通常只能通过整机测试才能发现。更麻烦的是PCB布局。晶振必须尽量靠近芯片的晶振引脚走线不能太长周围要留出包地空间还要避开高频走线和电感类器件。在TWS耳机这种寸土寸金的板子上两颗晶振加上必要的包地面积吃掉的板面积相当可观。为了给晶振让位置天线走线、电池保护板、麦克风走线都得跟着调整这一连串的连锁约束才是真正的成本。1.2 免晶振是什么不是什么先强调一个容易误会的点免晶振方案不是说芯片内部藏了一颗微型晶振也不是用什么黑科技把晶振“虚拟化”了。它的本质是用芯片内部集成的RC振荡器替代外部晶振作为系统的主时钟参考和低功耗跑表时钟。RC振荡器相比晶振最大的短板是频率精度差。晶振的初始精度可以做到±10ppm甚至±5ppm而普通的片上RC振荡器精度通常在±1%到±2%这个量级换算过来是10000ppm到20000ppm差了整整三个数量级。射频应用对参考时钟的要求是ppm级直接拿RC振荡器当射频参考时钟载波偏到哪去都不知道。所以免晶振的真正技术核心不是“不用晶振”而是“如何让内部RC振荡器达到接近晶振的精度表现”。杰理的做法是在芯片内部做高精度RC校准配合蓝牙协议本身的频率同步机制在开机、连播、休眠唤醒等关键节点对RC振荡器做实时校准和补偿让载波频率实际偏移落在蓝牙规范允许的范围之内。如果把这个方案理解成“把工程问题省掉了”那后面开发一定会踩坑。免晶振是把晶振的物理特性问题转化成了芯片内部校准算法和软件配置问题。物理上的频偏、温漂、老化并没有消失只是变成了需要用系统设计去容忍和补偿的对象。带着这个认知去看后面的原理拆解就容易理解为什么某些边界条件下免晶振并不合适。2. 免晶振设计的底层原理从晶振到片上RC振荡器2.1 蓝牙射频为什么对频率精度这么敏感讲免晶振原理之前有必要先理清蓝牙协议对频率精度的真实要求。经典蓝牙BR/EDR的信道带宽是1MHzBLE的信道带宽是2MHz调制方式都基于GFSK。发射端载波频率和接收端本振频率如果偏差太大解调时的误码率会显著上升导致连不上、频繁断连或者音频卡顿。蓝牙规范对发射载波频率误差有明确要求初始频偏在±75kHz以内过零频偏在±150kHz以内。如果参考时钟是24MHz晶振载波在2.4GHz频段倍频比大约是100倍。晶振的±10ppm误差放大100倍之后对应到载波上的频率偏移大约是±240kHz再叠加锁相环自身的杂散和噪声已经比较接近规范的极限值。如果换成精度只有±1%的RC振荡器那载波偏移会直接到几十MHz量级蓝牙根本没法工作。这就是免晶振方案要解决的核心矛盾片上RC振荡器作为参考时钟时频率精度距离蓝牙射频的要求差了三个数量级如果不做任何补偿射频性能完全是不可用的状态。2.2 杰理免晶振的内部校准机制杰理的免晶振设计从链路层面来看是一个“粗校准加细校准”的组合方案。粗校准发生在芯片上电阶段。芯片内部集成了一个相对精确的参考源上电后系统会在短时间内测量RC振荡器的实际振荡频率和期望值做对比然后通过修调寄存器把RC振荡器的中心频率拉到靠近目标值的位置。这个过程相当于给RC振荡器做了一次“出厂校准”把初始精度从±1%提升到一定的可接受范围。因为是在系统启动阶段完成的时间窗口比较宽裕可以做多次测量取平均来提升校准精度。细校准则是在蓝牙连接状态下持续进行的。蓝牙通信本身有固定的包结构和前导码接收端可以利用前导码和同步字来估计接收信号的频率偏移这个估计结果可以反过来作为发射端频率修正的依据。杰理芯片在蓝牙协议栈层面把这个机制利用了起来在每次收包或发包的间隙动态调整RC振荡器的频率控制字让实际载波频率始终跟随协议基准而不是依赖固定的晶振频率。这个思路的关键是把晶振“绝对频率准”的问题替换成了“相对频率跟随”的问题。蓝牙通信双方本来就需要在跳频过程中持续做频率同步免晶振方案等于把这个同步机制用到了极致用协议层面的同步能力去补偿物理层面的频率误差。低功耗模式下的处理也很有意思。睡眠时主时钟会关闭只保留低速RC振荡器跑计时这个低速RC同样需要校准。杰理的做法是在进入睡眠前记录下高速RC和低速RC之间的频率比例关系唤醒后先以低速RC为参考恢复系统时钟再重新校准高速RC整个过程在几毫秒内完成用户感知不到。2.3 免晶振模式和高精度模式的区别需要特别指出的是杰理部分芯片并没有完全砍掉晶振通路而是同时支持“外部晶振模式”和“免晶振模式”两种工作方式通过SDK配置和对应的硬件设计来选择。外部晶振模式下芯片使用24MHz晶振作为主时钟基准射频性能和普通方案一致免晶振模式下晶振引脚悬空或者干脆不贴晶振芯片使用内部RC作为时钟源。这两种模式在射频性能上并非完全没有差异。免晶振模式的载波频偏和相位噪声理论上会比外部晶振模式差一些但杰理通过校准机制把差距压缩到了一个可接受的范围。实际测试下来在常温常规信号强度下两种模式的连接稳定性差异基本感知不到但在低温环境下或者信号极弱的边界场景外部晶振模式的余量会更足一些。这个差异决定了选型思路追求极致射频余量的高端产品可以继续保留外部晶振成本敏感、体积敏感、场景相对温和的产品直接采用免晶振设计省下来的空间和成本用得很值。3. 技术边界什么产品适合免晶振什么产品必须保留晶振3.1 温度漂移是免晶振最大的“紧箍咒”RC振荡器的频率稳定性和温度密切相关。半导体工艺下RC振荡器的温漂系数通常比较差温度变化几十度频率偏移就能达到数万ppm。虽然芯片内部会做温度补偿但补偿算法依赖温度传感器的精度和校准数据的拟合程度总会有残余误差。这意味着免晶振方案的温度工作范围比传统晶振方案要窄一些。消费电子产品的典型工作温度是-10℃到55℃这个区间内杰理免晶振方案的实测表现基本稳定但如果产品要过-40℃的低温测试或者长期在高温环境下工作比如车载中控、户外对讲机、长时间日晒的智能设备那就得慎重考虑了。这类场景下外部晶振的温度稳定性优势非常明显免晶振方案省下的那点成本可能不足以弥补可靠性风险。我见过一个做户外蓝牙音箱的项目早期评估免晶振方案觉得性价比很高结果在做高温老化测试时发现连续播放几小时后偶发断连。定位到根因就是RC振荡器在长时间发热后的频率漂移超出了校准补偿能力后来换回外部晶振方案才解决。这个案例不是否定免晶振而是提醒大家先看清楚产品的工作环境再选方案。3.2 音频质量和跳频表现的实际差异蓝牙音频产品的体验核心是连续稳定的音频流。A2DP播放对参考时钟的短期稳定度有要求时钟抖动过大会直接影响音频的采样率和DAC时钟表现出来就是声音发飘、底噪变大或者偶尔爆音。我在杰理AC701N的免晶振模式上做过A2DP播放的对比测试正常室内环境下听感上没有明显问题和外部晶振模式放在一起盲听不开仪器几乎分不出来。但用频谱仪测射频信号质量免晶振模式的调制频谱对称性和带外杂散会比晶振模式稍差这个差异在信号弱的时候会被放大。跳频表现上免晶振模式因为持续依赖协议层的频率同步机制在快速跳频、多设备共存的场景下会承受更高一点的处理压力。大部分消费产品的使用场景问题不大但如果你做的是需要极端密集跳频的私有协议适配、或者需要长期稳定运行的Mesh节点设备免晶振方案需要做充分的压力测试再定。一个保守建议是这样产品的射频瓶颈如果主要来自天线环境和信号遮挡免晶振带来的风险是可控的如果产品本身需要冲击极限连接距离、极低误码率或者极端工业环境选外部晶振方案会更稳妥。3.3 功耗和低压场景下的边界RC振荡器的功耗通常比晶振振荡电路略高杰理在低功耗设计上做了不少优化比如动态关断、快速启动等但免晶振模式待机电流还是会略高一点。对于纽扣电池供电、需要待机数月的产品这个差异需要实测评估。我之前测过某款采用免晶振设计的BLE Beacon设备待机电流比同芯片晶振方案高了大约几微安换算到电池寿命上影响不算太大但如果电池容量非常小这个差距就会变得敏感。低压场景也需要注意。电池电压跌落时片上LDO的输出电压会跟着变化RC振荡器的频率受电源电压影响比较明显。杰理芯片内部有稳压机制来缓解这个问题但极端低压关断临界状态下的时钟稳定性依然不如晶振方案。设计时要确保系统的欠压保护点留够余量不要等到电压已经跌落到芯片临界工作区才做关断动作。4. 芯片选型指南AC6973、AC701N、AC7926A怎么挑4.1 三条主力产品线的定位差异杰理目前市场上常见的几颗芯片里AC6973、AC701N、AC7926A是三个非常有代表性的选择它们的定位各不相同选型逻辑也不同。先看一张参数对比表然后我逐个讲清楚。芯片型号核心架构主要定位典型应用免晶振支持蓝牙版本AC6973传统MCUDSP架构中端蓝牙音频SoCTWS耳机、头戴耳机、蓝牙音箱支持蓝牙5.x经典LEAC701NRISC-V核新一代低成本蓝牙音频SoCTWS耳机、智能穿戴、低端音箱支持蓝牙5.x经典LEAC7926A高集成度智能SoC中高端多功能蓝牙音频SoC智能音箱、车载蓝牙、多功能耳机支持蓝牙5.x经典LEAC6973是杰理非常成熟的一颗料SDK资料完整、案例丰富用的人最多。它的优势是开发资源极其丰富网上能找到的例程、贴子、避坑经验非常多对新手工程师特别友好。如果你是第一做杰理方案选AC6973意味着大部分问题都有人踩过坑你搜得到答案。它的劣势是架构偏老在一些新特性支持上不如新一代芯片。AC701N采用RISC-V内核是杰理面向高性价比市场推出的新一代产品。它的卖点包括集成度更高、成本更低、功耗控制更好。如果你的产品对BOM成本极度敏感同时性能要求处于中等水平AC701N是一个比AC6973更现代的选择。但要注意RISC-V核的开发工具链、调试方式和传统MCU有些差异老工程师第一次接触需要适应一下。AC7926A定位要高一些集成了更多的外设和更强的处理能力可以支撑更复杂的应用场景比如带语音助手的智能音箱、带触摸屏的遥控器、多麦克风降噪的会议设备等。它的价格比前两颗要高但换来的是更宽的性能余量和更丰富的扩展能力。选这颗料的时候要确认自己真的用到了它的高端特性否则会造成性能浪费。4.2 选型时除了“是否免晶振”还要看什么选芯片最容易犯的错就是只盯着“能不能省晶振”这一个卖点。实际上免晶振只是芯片综合特性里的一项真正选型时还是要回到产品需求本身来做矩阵评估。第一看蓝牙协议需求。你的产品需要的是经典蓝牙BR/EDR还是BLE还是两者都要BLE Mesh、LE Audio这些新特性是否需要AC6973对经典蓝牙的兼容性做得很成熟AC701N在BLE相关的低功耗场景更有优势AC7926A则更适合复杂协议栈的承载。第二看重连接外设的丰富度。产品需要几路ADC、几路PWM、有没有触摸按键、要不要外挂Flash或SD卡、有没有USB接口需求。这些外设资源决定了你能不能在一颗芯片上完成产品设计免晶振方案再好外设不够用也是白搭。第三看封装和PCBA工艺。杰理不同芯片提供多种封装选项封装越大散热的余量越好但占板面积也越大。TWS耳机这类空间极小的产品封装尺寸和引脚间距决定了贴片良率也决定了你的PCB Layout难度。第四看供货和生命周期。这一点在产品量产和长期维护阶段非常关键。选择在市场上有大装机量的型号供应链成熟度和后续芯片迭代支持都会更可靠。AC6973作为经典型号装机量极大AC701N是新一代走量型号AC7926A则在多功能产品里稳定放量。4.3 一个简化版的选型决策流程把上面的思路整理成一个可以照着做的决策流程先确认产品形态和功能列表列出所有需要连接的传感器、按键、音频接口、外部存储再确认蓝牙协议需求是经典、BLE、还是双模是否需要LE Audio这类新特性然后评估工作温度范围和供电条件判断免晶振适不适用最后根据BOM预算和量产规模在固定封装、SDK成熟度、供货稳定性几个维度上做加权评分。选型这件事没有绝对正确只有“在当前项目约束下最合适”。杰理这几颗芯片都有免晶振能力但最终决定用哪颗是整体需求权衡之后的结果而不是看到免晶振三个字就直接拍板。5. 硬件设计和PCB布局里免晶振的特别注意事项5.1 天线匹配和射频走线免晶振方案省掉了晶振占用的PCB面积腾出来的空间通常可以用来优化天线净空区和射频走线。这是免晶振带来的一项“隐藏福利”但要用好这个福利得先做好射频基础设计。天线下方的净空区要保证参考地必须连续避免在净空区边缘走其他的信号线。天线的匹配网络建议预留Pi型结构方便调试时调整匹配值。寄生的电容电感对高频影响非常大匹配器件要尽量靠近天线馈点走线要短而直。杰理芯片的RF输出引脚通常是单端输出可以直接接50欧姆走线到天线。如果你的天线不是标准的50欧姆阻抗需要靠匹配网络做转换。调试时用网络分析仪看S11参数在2.4GHz频段内目标做到-10dB以下。免晶振方案对射频链路的绝对插入损耗更敏感一些匹配网络调试要多花一点耐心。5.2 电源去耦和地平面设计免晶振方案下RC振荡器的稳定性直接受电源质量影响因此电源去耦比传统方案更讲究。芯片的AVDD、DVDD、PA供电引脚都要严格按照参考设计放置去耦电容容值不能随意更改位置要尽量靠近引脚。地平面设计上建议采用完整的参考地平面不要在芯片正下方打太多过孔分割地平面。射频部分的地和数字部分的地可以做分区处理但要在芯片下方的某个点单点汇合避免形成大面积的地环路。杰理的参考设计里对地的处理已经给了优化结果除非你有充分的仿真和实测依据否则尽量不要“优化”掉参考设计里的地孔和隔离区。电池供电的产品还要注意负载突变对电源的影响。蓝牙射频在发送瞬间消耗的电流会突然增大如果电池内阻较大或者电源走线太细电源电压会出现跌落纹波这个纹波会直接引入到RC振荡器的频率变化里影响射频性能。电源走线要按峰值电流来设计线宽必要时在电池端并联一个大容量储能电容。5.3 晶振引脚的悬空处理和Layout建议在免晶振模式下芯片的原晶振引脚一般是悬空处理。但悬空不等于可以乱接建议在Layout阶段就把晶振引脚的焊盘和走线尽量减少避免形成天线效应或者引入干扰。最好是在芯片下方的相邻层保持完整的地平面把晶振引脚区域完整覆盖住。有些工程师为了兼容两种方案会在PCB上保留晶振焊盘通过物料选择来决定是否贴晶振。这种做法理论上是可以的但要注意不要因为预留晶振焊盘而破坏了免晶振模式下的布局优化。如果确定产品一定走免晶振路线Layout时就建议直接砍掉晶振封装把空间留给天线和地平面优化。调试时手里最好留一块焊了晶振的对比板。当免晶振板子出现异常的射频问题时可以和晶振板做A/B对比快速定位问题是出在免晶振时钟源上还是其他设计缺陷上。这个对比法在实际开发中非常高效强烈建议准备。6. 软件开发配置和量产测试里容易踩的坑6.1 SDK里如何正确开启免晶振模式杰理芯片默认代码通常会自动检测外部晶振是否存在如果检测不到就自动切换内部RC模式。但在实际量产的板子上自动检测偶尔会因为硬件状态不稳定而误判建议在SDK配置里显式指定工作模式。具体操作是在芯片初始化阶段的时钟配置结构体里将时钟源选项显式配置为内部RC模式同时关闭晶振起振检测功能。具体的宏定义名称和字段在SDK的头文件里有对应说明不同的SDK版本字段名会有些差异新版SDK里命名更加规范。改完配置后要实测整机待机电流和射频指标确认配置真正生效。一个常见的坑是只在startup代码里改了模式但低功耗唤醒后的时钟切换代码没有同步修改。结果就是系统苏醒后默认切回外部晶振模式而板子上根本没贴晶振造成唤醒后射频无法正常工作。排查这种问题的时候重点检查所有时钟源切换的分支代码确保所有路径都统一到免晶振配置。6.2 产测校准和频偏一致性控制免晶振方案的频率精度依赖芯片内部的校准机制而校准效果和芯片的个体差异、温度历史都有关系。因此量产测试阶段不能拿普通晶振方案的产测标准来套需要增加针对性的校准和验证环节。建议产测流程里加入射频频偏测试环节用频谱仪或者综合测试仪测量芯片发射信号的载波频偏设定一个合理的上下限。如果发现频偏超标的个体通过SDK提供的校准接口重新触发片内校准然后复测。这一步能有效拦截个体差异造成的射频不良。另外要注意产测时的环境温度。校准过程受温度影响最好在恒温环境下完成频偏校准和验证。如果产线温差大校准结果的一致性会变差。有些产线会把校准步骤放在焊接完成后的静态测试阶段等板子温度稳定后再执行这个方法很值得借鉴。6.3 多产品共板开发时的配置管理如果你的同一个硬件平台要做多个产品有的用免晶振有的保留晶振那SDK代码里的时钟配置就必须做成可配置项而不是直接写死在代码里否则切换产品时容易漏改。建议在工程配置头文件里统一定义一个宏比如AUDIO_USE_CRYSTAL_MODE然后在代码里用条件编译统一控制时钟源选择、起振检测等逻辑。这样硬件BOM切换时只需要修改一个宏就能生成对应固件。我见过有项目因为代码里写死了免晶振模式随后又改版成晶振方案结果忘改初始化代码整个批次的产品射频性能异常在产线上排查了很久。7. 关于免晶振方案我个人的几个实操体会第一点是校准参数不是一劳永逸的。芯片的RC振荡器特性会随使用时间和工作环境变化长期工作的设备建议在固件里加入周期性的重校准机制或者利用蓝牙连接的空闲时段做后台校准。这个思路对延长产品寿命期的性能稳定性很有帮助。第二点是射频调试时不要第一个怀疑免晶振。实际开发中免晶振背了很多“锅”其实很多射频问题出在天线匹配、电源纹波或者SDK配置错误上。调试时先用对比板确认时钟源没问题是最高效的方案不然很容易绕弯子。第三点是免晶振方案特别适合蓝牙音频走量产品因为这类产品的工作环境相对温和体积和成本压力大免晶振省出来的空间可以用于电池和天线优化收益非常明显。而对于工作环境极端、可靠性要求极高的工业级产品老老实实用外部晶振省下的钱远远不够赔付售后成本。最后再分享一个小技巧评估免晶振方案时不要只看常温下的测试数据一定要做低温到高温的全温区扫描测试。把板子放进温控箱从-20℃到60℃每隔10℃测试一次频偏和误码率画出一条曲线来看趋势。这条曲线比任何参数表都更真实地反映方案的边界也是我在多个项目里验证过的最有效评估方法。