目标一文彻底掌握软考上午题中“CPU组成与指令流水线”所有考点。包含运算器、控制器的组成与功能指令流水线的原理、性能指标吞吐率、加速比、效率的计算方法典型例题与解题技巧。看完这篇无需再翻其他资料。一、CPU的基本组成中央处理器CPU主要由运算器和控制器两大部分组成此外还包括寄存器组和内部总线等。1. 运算器Arithmetic Logic Unit, ALU运算器负责数据的算术运算和逻辑运算是CPU的执行部件。主要组成算术逻辑单元ALU执行加减乘除等算术运算以及与、或、非、异或等逻辑运算。累加寄存器ACC存放运算结果或参与运算的操作数是使用最频繁的寄存器。数据缓冲寄存器DR暂时存放从内存读取或写入内存的数据起到缓冲作用。状态条件寄存器PSW保存运算结果的状态标志如进位标志C、零标志Z、溢出标志V、符号标志S等。运算器的功能完成所有算术和逻辑运算运算类型由控制器发出的控制信号决定。2. 控制器Control Unit, CU控制器负责指挥和协调整个计算机系统的工作是CPU的指挥中心。主要组成程序计数器PC存放下一条要执行的指令的地址。每取出一条指令后PC自动加1或加上指令长度指向下一条指令。指令寄存器IR存放当前正在执行的指令。指令译码器ID对IR中的指令操作码进行译码产生相应的控制信号。时序部件产生时序信号控制各操作按时间顺序执行。微操作信号发生器根据指令译码结果和时序信号产生完成指令所需的各种微操作控制信号。控制器的功能取指令、分析指令、执行指令控制程序的顺序执行和转移。3. 寄存器组CPU内部有多个寄存器除上述专用寄存器外还包括通用寄存器组如R0~R3用于暂存操作数和中间结果减少访问内存次数。二、指令周期与指令流水线1. 指令周期CPU执行一条指令的过程分为若干阶段取指IF, Instruction Fetch根据PC从内存取出指令放入IRPC更新。译码/取数ID, Instruction Decode对指令译码读取操作数。执行EX, Execute运算器执行具体操作。写回WB, Write Back将结果写回寄存器或内存。传统串行执行方式一条指令执行完再执行下一条效率低下。2. 指令流水线原理将指令执行过程划分为多个子阶段如上例4个阶段每个阶段由独立的硬件部件完成。不同指令的不同阶段可以在时间上重叠执行实现并行处理提高指令执行速度。示例一条指令分为取指、译码、执行三个阶段各阶段时间均为t采用流水线后连续执行n条指令的时间为串行时间3n·t流水线时间3t (n-1)t (n2)t当n很大时流水线效率接近3倍。3. 流水线的特点各阶段时间尽量相等否则受最慢阶段限制瓶颈。流水线有建立时间填满和排空时间最后一条指令流出。可能产生相关数据相关、控制相关、结构相关需要停顿或转发技术。三、流水线性能指标计算1. 吞吐率Throughput Rate, TP吞吐率是指单位时间内流水线完成的任务数量或输出的结果数量。基本公式[ TP \frac{n}{T_k} ]其中n为任务数指令条数T_k为完成n个任务所用总时间。最大吞吐率当任务数趋于无穷时流水线满负荷运行最大吞吐率取决于最慢流水段的时间瓶颈段。[ TP_{max} \frac{1}{\Delta t_{max}} ]其中 (\Delta t_{max}) 为流水线中最慢段的时间若各段相等则为一段的时间。2. 加速比Speedup Ratio, S加速比是指采用流水线方式后的执行速度相对于串行执行方式的提高倍数。公式[ S \frac{T_{serial}}{T_{pipeline}} ](T_{serial})串行执行n条指令所需时间。(T_{pipeline})流水线执行n条指令所需时间。推导设流水线分为k段各段时间均为Δt则串行时间( T_{serial} n \cdot k \cdot \Delta t )流水线时间( T_{pipeline} k \cdot \Delta t (n-1) \cdot \Delta t (k n - 1) \cdot \Delta t )加速比[ S \frac{n \cdot k \cdot \Delta t}{(kn-1) \cdot \Delta t} \frac{nk}{kn-1} ]当n→∞时S→k最大加速比等于流水线段数。3. 效率Efficiency, E效率是指流水线中各功能段的利用率。公式[ E \frac{S}{k} ]或者 ( E \frac{T_{serial}}{k \cdot T_{pipeline}} )其中k为流水线段数。效率反映了流水线各段的平均忙碌程度。四、典型例题与软考题型题型一基本概念辨析例题1CPU中用于存放当前正在执行指令的寄存器是 。A. 程序计数器PC B. 指令寄存器IR C. 累加寄存器ACC D. 状态条件寄存器PSW答案B解析IR存放当前执行的指令PC存放下一条指令地址ACC存放运算结果PSW保存状态标志。例题2下列部件中不属于运算器的是 。A. 算术逻辑单元ALU B. 累加寄存器ACC C. 程序计数器PC D. 状态条件寄存器PSW答案C解析PC属于控制器不属于运算器。题型二流水线时间计算例题3某指令流水线分为5段各段所需时间分别为1ns、2ns、1ns、3ns、1ns。连续执行100条指令流水线方式比串行方式快多少倍解析各段时间不等流水线总时间受最慢段限制。串行时间每条指令需12131 8ns100条需 100×8 800ns。流水线时间先执行第一条指令需8ns之后每经过最慢段的时间3ns流出一条指令。总时间 8 (100-1)×3 8 297 305ns。加速比 S 800 / 305 ≈ 2.62。注意若各段时间相等则流水线时间 k·Δt (n-1)·Δt。例题4若流水线分为4段每段时间均为2ns执行100条指令求流水线吞吐率和加速比。解析串行时间 100×4×2 800ns。流水线时间 4×2 (100-1)×2 8 198 206ns。吞吐率 TP 100 / 206 ≈ 0.485条/ns ≈ 485×10^6 条/秒。加速比 S 800 / 206 ≈ 3.88。效率 E S/k 3.88/4 0.97即97%。题型三最大吞吐率例题5某流水线各段执行时间分别为1ns、1ns、2ns、1ns则该流水线的最大吞吐率为多少解析最慢段时间为2ns最大吞吐率 1/2ns 0.5×10^9 条/秒 500 MIPS百万条指令每秒。注意单位换算1ns10^-9s所以1/2ns 0.5×10^9/s。题型四加速比的理论极限例题6某计算机采用流水线技术将指令执行分为5个阶段每阶段时间相同。当执行无限多条指令时加速比最大为多少解析当n→∞时加速比趋近于流水线段数k即最大加速比为5。效率最大为100%。五、易错点与注意事项流水线总时间公式若各段时间相等( T_k k\Delta t (n-1)\Delta t )若各段时间不等则用最慢段作为后续间隔时间( T_k \sum \Delta t_i (n-1)\Delta t_{max} )。加速比公式分子是串行时间所有指令全部串行执行分母是流水线时间。最大吞吐率取瓶颈段最慢段的倒数不是平均时间倒数。效率与加速比关系E S/kS越大效率越高但S不会超过k。PC与IR的区别PC存放下一条指令地址IR存放当前指令。运算器与控制器组成运算器含ALU、ACC、PSW、DR控制器含PC、IR、ID、时序部件等不要混淆。流水线的相关数据相关、控制相关、结构相关可能导致流水线停顿软考可能考概念。六、总结与速记速记1CPU组成运算器算术逻辑单元ALU、累加器ACC、数据缓冲DR、状态字PSW。控制器程序计数器PC、指令寄存器IR、指令译码器ID、时序部件。记忆口诀运算器“算累缓状”控制器“程指译时”。速记2流水线时间公式各段相等( T k\Delta t (n-1)\Delta t (kn-1)\Delta t )各段不等( T \sum \Delta t_i (n-1)\Delta t_{max} )速记3性能指标吞吐率 TP n / T_k最大吞吐率 1 / Δt_max加速比 S 串行时间 / 流水线时间n→∞时 S→k效率 E S / k速记4常考题型给出各段时间求总时间、加速比、吞吐率。判断部件属于运算器还是控制器。流水线最大加速比等于段数。流水线相关类型概念。掌握以上内容配合真题练习CPU与流水线部分稳拿分数。建议动手计算几道典型例题熟练公式应用。下期预告计算机组成与体系结构——存储系统Cache映射、虚拟存储器敬请关注。发布日期2026-09-03