先抛一个现象同一颗多相 BUCK 控制芯片有人做出来的板子在满载时效率 95%SW 振铃只有几十毫伏EMI 测试一次通过有人做出来效率低两三个点轻载啸叫、重载发热EMI 改了三版才勉强压线。差异通常不在芯片本身而在 PCB 上的电流回路、寄生电感和热路径。这个系列“TI 多相 BUCK PCB 设计实战”一共六篇目标是把多相 BUCK 从原理图到布局布线的完整流程拆开讲。今天这篇是第 1 篇对应标题里的“1/6”重点解决“怎么搭整体框架”的问题原理图阶段要为 PCB 预埋哪些条件功率级布局应该按什么顺序排SW 节点到底能不能换层采样走线为什么不能随便拉以及画完板之后要检查什么。很多工程师画多相 BUCK 时容易陷入两个极端要么完全不看参考设计按普通数字板思路随手布局要么照抄官方参考设计却不理解每个摆件位置背后的物理原因。这两种做法都会在后续调试中付出代价。真正稳妥的做法是先理解高 di/dt 回路的物理路径再动原理图和布局布线。下面进入正题。1. 多相BUCK到底在解决什么问题1.1 单相BUCK的瓶颈在哪里普通单相 BUCK 在输出电流超过 20A 时会遇到一系列问题上管峰值电流过大MOSFET 开关损耗和导通损耗急剧上升输出电感体积需要做得很大否则饱和电流不够输出纹波难以压到 CPU、FPGA、GPU 这类大电流负载要求的几十毫伏以内负载动态响应也会变慢因为单相回路要瞬间承担全部电流变化。多相 BUCK 的思路很简单把原本一相承担的大电流拆成多路交错并联每相承担一部分电流相位之间通过控制器错开开关时刻。这样从系统角度看输出端看到的纹波频率是单相的数倍而幅值反而更小每相器件应力降低电感尺寸也能降下来。1.2 多相BUCK带来的具体收益多相 BUCK 在设计合理的前提下主要获得四个收益每相电流应力降低功率器件选型余量更大热分布更均匀。输入和输出纹波通过相位交错相互抵消输出电容数量可以减少。动态响应速度更快负载跳变时各相可以同时补充电流。系统效率在中高负载区间有明显提升因为每相工作在更优的效率点。表格对比单相和多相的核心差异对比维度单相 BUCK多相 BUCK输出纹波频率等于开关频率等于开关频率乘以相数输出纹波幅值较高相位抵消后明显降低每相电流应力全部负载电流负载电流除以相数电感体积大小布局复杂度低高需要对称和隔离成本低较高但大电流场景性价比高1.3 多相BUCK PCB设计的核心难点很多工程师误以为“多相 BUCK 就是把几个单相 BUCK 拼在一起”这是最大的误区。多相系统里各相位是错相工作的也就是说某一相的上管正在开通时另一相的下管可能正在续流相与相之间的高频电流会通过公共输入电容、地平面和输出电容产生耦合。布局布线如果不考虑这种耦合就会出现某一路 SW 振铃特别大、某一相温度明显偏高、以及动态负载时输出电压跌落异常等问题。因此PCB 设计关注的三个核心物理量是高 di/dt 电流回路的面积要尽量小。寄生电感要尽量低尤其是输入回路和 SW 回路。热路径要明确设计MOSFET 的损耗需要通过铜皮和过孔快速散走。后面所有布局布线规则本质上都是围绕这三点展开的。2. 原理图阶段就要为PCB布局“留后路”多相 BUCK 的原理图不只是把引脚连起来它决定了 PCB 布局的自由度和最终性能。原理图阶段做得越细致Layout 阶段越不容易返工。2.1 多相控制器原理图设计要点多相控制器通常需要配置的地方包括开关频率设置、软启动时间、电流采样方式、环路补偿、相位使能、PG 信号、输入欠压保护等。这些配置引脚中真正对 PCB 布局敏感的是电流采样网络和自举电路。以典型的多相控制器为例原理图设计时要特别注意每相开关管的栅极驱动电阻要靠近对应 MOS 的栅极放置不能放在控制器旁边。原因是栅极驱动是高频信号走线越长栅极回路电感越大开关振铃越明显。自举电容要靠近对应相位的高压侧 MOS自举走线必须短而粗。如果自举电容放远了自举充电不足高边 MOS 无法完全导通轻载效率会明显变差。电流采样电阻和滤波电容的摆位决定了电流采样精度。采样走线需要采用开尔文连接方式不能直接串入功率回路。环路补偿元件可以靠近控制器放置但要避开 SW 节点和电感正下方。2.2 电流采样、自举与感测网络DCR 电流采样是多相 BUCK 中常见的方式它利用电感直流电阻和 RC 网络的时间常数匹配来还原电感电流。原理图阶段RC 采样网络的参数不只要算对还要在版图上给采样电阻、采样电容留出靠近控制器的位置。一个常见错误是采样电阻取值正确但 Layout 时把它放在距离控制器很远的地方导致采样走线收到强干扰控制器误以为某相电流偏高最终出现相位之间不均流。原理图评审时就要确认控制器采样引脚到采样电阻之间是否有干净的走线通道。自举电路的典型配置如下BOOT_PIN ---- R_boot(可省略) ---- BOOT 电容 ---- SW_PIN | 靠近高边MOS自举电容的正端连接控制器 BOOT 引脚负端连接该相 SW 节点。自举电容必须放在 SW 节点附近最好与高边 MOS 的源极和自举引脚形成最小回路。为了演示采样网络参数给出一组常见初值Rcs 1kΩ Ccs 0.1µF 匹配目标Rcs * Ccs ≈ L / DCR这里的参数需要根据具体电感的 L 和 DCR 计算不同电感和控制器各不相同。实际设计时以控制器数据手册和电感规格书为准。2.3 原理图到PCB的衔接器件封装、位号与电源域分组原理图设计时就要考虑电源域分组把输入电容、MOS、电感、输出电容按照相位单位在原理图上分区摆放。这里推荐一种做法在原理图页面里为每一个相位建立独立的块把该相高边 MOS、低边 MOS、自举电容、驱动电阻放在同一块区域。这样原理图评审时能直观看到每个相位是否完整后续导入 PCB 后也能根据位号快速完成模块化布局。原理图阶段还需要处理 NC 器件。多相系统经常会有预留位置例如预留吸收电容、预留额外去耦电容、预留不同容值的采样电容等。建议在原理图设计中使用 Variant 区分正常器件和 NC 器件这样后续生产时不会因为位号混乱导致贴错料。这一点对于大电流电源板特别重要因为一个电容贴错位置轻则效率异常重则 SW 电压应力超标损坏 MOS。原理图评审清单可以参考[ ] 每个相位的高边MOS、低边MOS、自举电容、驱动电阻是否齐全 [ ] 输入电容组是否按纹波电流和 ESR ESL 要求选择 [ ] 输出电容数量是否满足纹波和瞬态要求 [ ] 采样电阻和滤波电容是否靠近控制器走线通道是否预留 [ ] NC 器件是否通过 Variant 标记避免生产贴错 [ ] 功率地PGND和模拟地AGND是否在原理图上有明确的单点连接 [ ] 使能、PG、软启动等逻辑信号是否远离功率走线3. PCB层叠结构与关键器件摆放——布局是性能的一半3.1 推荐层叠结构多相 BUCK 是大电流开关电源层叠结构不能太随意。4 层板可以完成基础设计但如果是 6 相或 8 相的大电流设计更推荐 6 层板。典型 6 层层叠结构示例如下---------- TOP ---------- L1: 顶层功率层 关键信号 L2: GND 完整地平面 L3: 信号层采样走线、控制信号 L4: GND 完整地平面 L5: 电源平面或其他信号 L6: 底层功率层 GND 铺铜 ---------- BOTTOM ----------这个层叠结构的关键点是第二层必须紧贴顶层用作完整地平面。这样顶层的大电流功率回路电流可以通过地平面回流回流路径最短回路电感最小。采样走线放在第三层时正好与第二层参考地相邻可以避免被顶层功率开关节点干扰。如果项目只允许做 4 层板建议这样安排---------- TOP ---------- L1: 功率层 信号 L2: GND L3: 信号 电源 L4: 底层功率 GND 铺铜 ---------- BOTTOM ----------4 层板的信号层完整性不如 6 层板采样走线和控制信号需要更加谨慎尽量短而直。3.2 功率级的模块化布局多相 BUCK 的布局应该以“相位”为基本单元每个相位形成一条清晰的功率链输入电容 → 高边 MOS → 低边 MOS → 电感 → 输出电容。具体摆放时每个相位内部按以下顺序排成一条线输入电容组 → 高边MOS → 低边MOS → 电感 → 输出电容组为什么要这样排因为这条链路上流过的电流是高频脉冲电流链路越短回路面积越小寄生电感越小。输入电容必须紧贴高边 MOS 的漏极和低边 MOS 的源极因为输入回路是 di/dt 最大的回路之一。多个相位之间各相位功率链应尽量对称。例如一个 6 相设计可以左三右三对称摆放也可以一字排开但每个相位的器件到输入输出端子的距离差异要尽量小。如果相位之间路径长度差异过大会出现严重的相间电流不均表现就是某一相电感特别烫。3.3 控制器和模拟采样布局控制器不要放在功率密度最高的区域中心。它的周围应该有相对“干净”的地平面采样走线才能不受干扰。推荐的摆放原则是控制器放在所有功率级相位的同一侧或中间位置但不要骑在 SW 电流通路上方。控制器的地引脚通过独立过孔连接到 AGNDAGND 与 PGND 在控制器附近单点连接。采样走线从控制器引脚引出后尽量走内层并保证底层/上层有完整地平面参考。高频去耦电容要靠近控制器电源引脚而不是靠近功率器件。这里可以给出一个简化的电源与地连接示意PGND(功率地) -------- 单点连接 -------- AGND(模拟地) | 控制器 GND 引脚 | 采样滤波电容地这个连接方式可以避免功率地上的大电流噪声通过地线进入采样网络。3.4 布局顺序建议推荐按照以下优先级执行布局优先级布局对象原因1功率级相位单元决定电流回路面积优先级最高2输入电容必须紧贴功率开关影响输入纹波和振铃3输出电容决定输出纹波和动态响应4控制器靠近功率级但不进入功率回路5采样网络靠近控制器远离 SW6辅助、使能、时钟等逻辑信号对布局敏感度较低很多人先摆控制器再摆功率管这是本末倒置的。正确的做法是先规划功率路径再让控制器去适应功率路径。4. 功率回路布线SW节点能不能换层关于 SW 节点能否换层很难绕开。简单结论是不建议换层即使换也必须有充分理由并做好补救。4.1 SW换层问题的本质SW 节点是功率级里 dv/dt 和 di/dt 都非常高的节点。上管开通瞬间SW 电压从 0 快速上升到 Vin上管关断瞬间SW 从 Vin 快速下拉到接近 0。如果 SW 走线换层电流必须穿过过孔。过孔本身会增加约 0.5nH 到 1nH 的寄生电感并且过孔的残桩会产生寄生电容两者叠加后 SW 振铃会明显加剧EMI 风险上升。另一个问题是过孔的载流能力。SW 节点流过大电流换层需要多个过孔并联而不是只打一两个过孔。实际工程中经常看到有人用单个大过孔充当 SW 换层通道结果过孔和走线连接处温度偏高。所以最稳妥的布法是SW 节点留在顶层用大面积铺铜走完整个功率桥到电感之间的路径。如果需要额外散热可以在 SW 铜皮正下方放置散热过孔但过孔不要切断功率主路径。4.2 输入回路、SW回路和输出回路的布法可以按三条回路来组织布线第一条是输入回路输入电容正极 → 高边 MOS 漏极 → 高边 MOS 源极 → 低边 MOS 漏极 → 低边 MOS 源极 → 输入电容负极。这条回路面积必须最小。输入电容的 GND 端要直接连到低边 MOS 的源极焊盘附近而不是绕一圈回地。第二条是 SW 回路高边 MOS 源极 → 电感 → 负载 → 输出电容 GND → 低边 MOS 源极。这条回路的电感端和输出电容之间要尽量短SW 铜皮要连续。第三条是输出回路电感输出端 → 输出电容 → 负载。输出电容要尽量靠近负载尤其在给 CPU/FPGA 核心供电时输出电容本身就是瞬态储能源放远了效果大打折扣。4.3 电流宽度与过孔数量估算大电流走线宽度不能只靠感觉需要做初步估算。常见的工程经验是在 1oz35µm铜厚、允许温升 10°C 到 20°C 的条件下走线载流能力大约在每安培 0.5mm 到 1mm 宽度之间。更稳妥的做法是给 1.5 到 2 倍的余量。比如 20A 电流铜皮宽度至少留 20mm 或以上并辅以铺铜和过孔散热。过孔数量可以按每个 0.3mm 成品孔径的标准过孔通过 1A 左右的经验估算。例如 10A 电流需要 10 个以上过孔并联。但要注意这只是工程粗略估算不能替代热仿真和实际测试。如果电流再大建议直接走表层铜皮或增加铜厚不要过度依赖过孔。过孔阵列参数示意过孔孔径0.3mm成品 焊盘直径0.6mm 节距0.8mm 或 1.0mm 使用场景输入电容GND与地平面连接、功率MOS源极散热、SW节点辅助散热4.4 地平面与开尔文采样走线地平面完整性的重要性不需要多说。多相 BUCK 的地平面最怕被信号线或槽状开口切断。特别是功率地和模拟地在同一层被分割成两个区域时采样走线如果跨过分割槽就没有连续回流地参考干扰会直接进入采样引脚。正确做法是功率地 PGND 铺满整个第二层模拟地 AGND 作为局部区域通过控制器下方的 0Ω 电阻或磁珠与 PGND 单点连接。采样走线尽量短采用开尔文连接方式把采样点直接连到采样电阻两端不要在采样线路上串联额外的过孔。如果使用 AD、Cadence Allegro 或嘉立创 EDA都可以通过规则约束让采样走线走内层并参考地平面。但工具不是重点重点是原理图阶段就要规划好采样网络的位置。5. 热设计与过孔阵列设计5.1 损耗来源与热载荷分布多相 BUCK 的热损耗主要来自四个部分高边 MOS 开关损耗。高边 MOS 导通损耗。低边 MOS 导通损耗同步 BUCK 中低边 MOS 处于续流状态时间较长虽然在死区之外是同步整流但导通损耗占比也不低。电感损耗与输出电容 ESR 损耗。多相系统里每个相位分担的电流小单个 MOS 发热相对单相更低但如果布局不均流某一相散热差的功率链会在重载时出现明显热点。可以用热像仪观察满载工作时各相位电感、上管、下管的温度差异如果相差超过 5°C 到 10°C优先检查各相位回路长度和采样一致性。5.2 散热过孔和GND平面的配合MOS 功率损耗主要通过两个路径散热芯片封装直接对流散热以及通过底部焊盘传导到 PCB。后者是主要散热路径所以设计 PCB 时 MOS 底部焊盘下方必须有过孔阵列把这些过孔连接到大面积地平面。散热过孔参数通常如下孔径0.3mm 焊盘0.6mm 节距0.8mm 到 1.0mm 连接层TOP 散热焊盘 → L2 GND → L4 GND → BOTTOM 铺铜过孔阵列可以布满 MOS 底部焊盘但要注意避免焊盘区大量过孔导致回流时焊锡被虹吸到过孔里造成虚焊。常规做法是在过孔上开小阻焊桥或使用塞孔工艺。具体工艺参数要根据 PCB 厂家能力决定设计前与板厂确认。铜厚也是影响热性能的关键因素。大电流多相 BUCK 建议顶层和底层使用 1oz 以上铜厚条件允许时用 2oz可以显著减小走线温升和热阻。6. 工程化检查与验证6.1 DRC检查思路常规 EDA 工具都自带 DRC 检查多相 BUCK 设计里要特别关注以下几类规则最小线宽和过孔电流裕量是否满足确认每个过孔阵列的数量不是摆设。SW 节点与相邻信号间距是否满足爬电距离和安全间距。采样走线是否避开了 SW 和电感区域。地平面是否有被切断尤其是采样线和控制信号参考地的连续性。不同工具的操作入口不同但检查思路一致。无论使用 AD、Allegro 还是嘉立创 EDA建议把这些规则在 Layout 开始前就写入规则管理器而不是等布完板再补。6.2 示波器实测检查清单多相 BUCK 板回来后建议按以下顺序做基础验证说明这里给的是通用测试思路不是某一次具体测试结果用差分探头测试 SW 节点波形观察上升沿和下降沿振铃是否收敛振铃频率是否过高。测试各相位 SW 波形确认相位间错相时序正确。用电流探头测量输入电流确认输入纹波频率是开关频率的相数倍。满载运行时测量各相位电感温度判断相间均流情况。测试输出电压瞬态响应观察恢复时间和过冲幅度。如果 SW 振铃过大优先检查输入回路面积、低边 MOS 驱动回路、吸收电路位置。6.3 从原理图到PCB的常见工具问题因为工作用的 EDA 工具不同我简单提几个容易遇到的工程问题复杂芯片在原理图里拆成多个 Symbol导入 PCB 后变成多个封装需要在原理图端合并或使用特殊布局工具处理实际是编译和封装映射的问题检查符号属性和 PCB 封装名是否一致。原理图里有些 NC 器件如果被 PCB 导入会导致占位浪费建议在 PCB 布局时直接按 No Populate 标记处理。不同工具之间转换 Gerber 时层名称容易错乱导出后要在 CAM 软件里逐层确认。这些属于工程实操细节不同版本工具差异较大这里不展开。7. 多相BUCK PCB常见问题与排查方法问题现象可能原因排查方式解决方案SW 振铃幅度大输入回路寄生电感大吸收电路不匹配用差分探头测 SW 波形观察振铃频率缩短输入电容到 MOS 回路调整 RC 吸收参数某一相温度明显偏高相位间回路长度不一致或采样不准热像仪检查满载时各相温度调整布局对称性检查该相采样电阻参数轻载效率偏低工作模式设置不对或死区时间偏长检查控制器工作模式配置开启 PFM/二极管仿真模式优化死区输出电压纹波过大输出电容数量不足或相位错相异常测输出纹波频率是否等于相数倍开关频率增加输出电容检查相位交错配置上电时输出电压过冲软启动时间设置过短测启动波形延长软启动时间检查过冲采样异常导致过流保护采样走线受干扰或采样点位置不对用示波器测采样引脚波形重新布采样走线开尔文连接远离 SW输入电容过烫输入纹波电流超过电容规格测输入纹波电流增加输入电容数量或使用更高纹波电流等级的电容需要注意的是排查问题时要先确认安全边界。上电测试要加电流限制示波器探头要使用隔离或差分方案避免高压或地环路问题。8. 最佳实践与设计清单8.1 关键检查清单阶段检查项是否完成原理图每个相位自举电容靠近 MOS原理图采样网络采用开尔文连接原理图NC 器件用 Variant 标记布局功率链按输入电容→MOS→电感→输出电容排列布局相位间对称性良好布局控制器远离 SW 节点布线SW 主路径不换层或换层后过孔阵列足够布线输入电容 GND 直接回到低边 MOS 源极布线采样走线短、直、有地平面参考布线地平面无严重切割热设计MOS 底部有散热过孔阵列检查过孔数量和宽度满足电流估算8.2 多相BUCK设计的黄金十条先画电流回路再画任何信号线。SW 节点是老大其它走线必须让着它。采样走线短而直远离 SW 和电感。输入电容与 MOS 的回路面积越小越好。每个相位内部的器件排列顺序保持一致布局越对称均流越稳。控制器不要放进功率管的包围圈里。地平面是散热和回流的双重基础不要大面积开槽。大电流过孔用阵列不用孤零零的大过孔。工作原理图阶段就规划 NC 和 Variant减少生产混乱。板子回来先测 SW 波形、相位顺序和温度分布再看效率指标。9. 总结与后续学习方向这篇作为系列第 1 篇把多相 BUCK PCB 设计的完整流程框架梳理了一遍从原理图阶段预留采样与自举条件到布局阶段按功率链排列相位再到布线阶段控制 SW 节点、输入回路和采样走线最后落到热设计、DRC 检查和常见问题排查。这套流程的核心是始终围绕“谁流过大的 di/dt谁就是 PCB 上最重要的对象”来组织和判断。如果你正准备画一块多相 BUCK 板建议下一步先不要急着连线。打开数据手册找到官方的布局建议章节把输入电容、SW 回路、采样网络三个关键路径在纸上画出来再对照本文第 8 章的设计清单逐项确认。这个动作看起来花时间但实际上能把后期调试时间节省掉一大半。后续这个系列会逐步深入单相功率级的布局细节、采样网络布线的更细方法、功率级仿真验证、以及实际测试波形分析方法。对于刚开始接触多相 BUCK 的工程师不妨先按今天这套流程把一块板子完整走下来再带着实际项目中遇到的问题看后续内容。毕竟PCB 设计终究是实践学科规律记再多也要靠板子和示波器来验证。