1. ES9826的定位ESS在中高性能ADC市场的卡位ESS Technology在音频芯片圈子里一直是个特殊的存在。很多人对它的认知是从ES9038PRO、ES9028PRO这类旗舰DAC开始的凭借HyperStream调制架构ESS把DAC的信噪比做到了离谱的水平。但在ADC这条线上ESS过去的存在感明显不如AKM、Cirrus Logic或者TI。ES9826的发布某种程度上是ESS在ADC领域的一次认真补位。先把这个芯片的核心身份讲清楚ES9826是一颗双通道、高性能、集成PGA的SABRE架构ADC内部带可编程增益放大器支持从麦克风电平到线路电平的宽范围输入。它针对的是专业音频设备、测量仪器、工业数据采集这类需要高动态范围、低失真、又不想在外围堆太多运放和增益网络的应用场景。这个定位值得展开说。市面上很多ADC芯片本身性能不错但用起来麻烦。比如常见的音频ADC输入满量程通常是2Vrms左右而麦克风输出只有几毫伏到几十毫伏直接进ADC等于浪费分辨率。传统方案是前面加一级或多级模拟增益链用运放搭PGA再用模拟开关切换电阻网络。这个方案的问题在于每一级运放都会引入噪声和失真尤其是低增益档位下前级噪声被放大后很难压掉增益切换的电阻网络精密度要求高温漂会影响增益准确度多级级联的相位裕度和带宽调试成本高ES9826的思路是把PGA直接做进ADC的模拟前端让输入信号先经过片上可编程增益级再进入ΔΣ调制器。这样一来外围电路大幅简化PCB面积省下来不说噪声匹配也做得更精细。实测下来这种集成方案在中等增益范围内整机底噪往往比分立方案做得更好。对做产品的人来说这降低的不仅是BOM成本更是研发周期和调试难度。MCU通过I2C或SPI写几个寄存器就能完成增益切换不需要重新设计模拟通路。后续做产品系列化同一个PCB板型从麦克风输入到线路输入只需要改固件硬件不用动。2. 内部架构拆解从模拟输入到数字输出的完整链路2.1 SABRE架构与HyperStream调制的下探SABRE是ESS的招牌技术品牌ES9826沿用了自家旗舰DAC上的HyperStream调制技术。这是个很有意思的技术下探在DAC上HyperStream II调制器能把噪声整形到极高频段让带内SNR做到很高而在ADC里HyperStream的核心理念依然是把调制器推高到更高的过采样频率把量化噪声推到远离带外的位置再靠数字滤波干净地削掉。对于音频区域ΔΣ调制器配合数字抽取滤波器的组合是绝对主流。ES9826的调制器工作在6.144MHz的过采样时钟下对44.1kHz采样率128×OSR和48kHz采样率128×OSR都能覆盖。更高的OSR带来的直接收益是带内噪声密度更低同时抗混叠滤波需求也大幅放松。这里多提一句OSR的意义。用过普通SAR ADC的工程师都知道SAR ADC的采样保持电路面对外部混叠噪声几乎毫无抵抗力前面的抗混叠滤波器至少要做到二阶以上。而ΔΣ ADC本身通过过采样噪声整形把大部分量化噪声推到了高频段带外的非理想信号会在数字抽取滤波阶段被彻底移除。这也是为什么很多音频ADC的模拟前端不需要复杂滤波器阻容做个一阶足够了。ES9826同样享受这个红利。2.2 内置PGA增益范围与控制逻辑ES9826内置的PGA支持从-3dB到24dB之间的增益调节。这个范围设计得很务实覆盖了常见的几种应用场景线路输入4dBu或-10dBV增益设置在0dB到12dB之间动圈麦克风增益在18dB到24dB之间电容麦克风配合外部幻想电源需要前级预放大但PGA本身不需要开满增益通过寄存器配置步进精度为3dB。很多人第一反应是为什么不是1dB甚至0.5dB步进原因有两个一是音频应用里人耳对1-2dB的变化不敏感3dB步进完全够用二是PGA内部如果做太细的增益步进开关阵列会变得极其复杂反而引入额外的导通电阻和寄生电容损伤音质。增益切换的时机也是硬工程问题。如果在播放或录音过程中直接修改增益寄存器输出大概率会听到咔嗒声原因很简单是PGA内部的开关动作瞬间改变了直流工作点在输出端形成了一发瞬态脉冲。手册里建议的做法是先暂停I2S数据流完成增益切换等模拟前端稳定后再恢复采样。这个细节很容易被忽视但它直接影响用户体验。2.3 输入架构差分输入的优势与连接方式ES9826的模拟输入是全差分结构。这在专业音频设备中很常见但对习惯于单端RCA输入的家用设备来说需要做一个单端到差分的转换。全差分输入的优势不用多说共模抑制比直接决定了一个设备对地环路噪声、电源感应噪声的容忍度。在复杂电磁环境下差分输入能明显降低可闻的哼声和嘶声。实际连接时有个经验如果是单端输入源不建议简单地把负端接地了事。负端直接接地会导致差分结构失效输入信号变成半波整流失真会大幅上升。正确的做法是用运放做单端转差分电路如INA134这类差分驱动芯片或者使用变压器如音频级1:1输入变压器隔离如果板上空间紧张至少也要用容性对称的方式来模拟差分经过几次打板验证通常我在单端信号进来时就就近做一次缓冲放大把单端信号分解成正负两路分别送到ADC的同相和反相输入。这样能保住ES9826的共模抑制能力测试下来20kHz以内共模抑制比能维持在70dB以上。3. 关键性能指标从参数表推导实际系统性能3.1 信噪比与动态范围的正确理解ES9826标称的SNRA加权可以达到125dB这是在其最高增益一致性的条件下给出的。注意这个125dB是在PGA置于较低增益档位时测得的如果PGA开到24dB信噪比会下降因为PGA的噪声被放大了而信号也放大了但PGA自身噪声经过放大后相对输入信号的比例是固定的。设计人员在做链路预算时不能只盯着ADC的SNR。整机的等效输入噪声应该是ADC噪声、PGA噪声、前端运放噪声、电源噪声的按噪声功率加和的均方根值。在很多实际产品中最后限制底噪的不是ADC本身而是抗混叠滤波器的电阻热噪声。举例来说一个600Ω电阻在20kHz带宽内的本底噪声就有大约1.6μVrms如果前端增益不足这个噪声可能比ADC自身噪声还高。所以做低噪声产品时有个判断标准先把输入短路看ADC的输出噪声码值分布再把输入接上典型的源阻抗看噪声是否明显恶化。如果两者差距超过2-3dB说明前端电路噪声占比过大需要优化增益分配和电阻取值。3.2 THDN与有效位数的换算逻辑ES9826的THDN在满幅输入下能做到-110dB左右。注意THDN这个指标包含了两部分总谐波失真和噪声。在低输入幅度时THDN的数值会变差因为噪声占比变大了。严谨的评估方式是看THDN随输入电平变化的曲线而不是只看一个点。有效位数ENOB与信纳比SINAD的关系是ENOB (SINAD - 1.76) / 6.02。推一下就知道120dB的SNR并不直接对应20位有效位因为有效位数考虑的是全频带内的综合性能包括失真分量。对音频ADC来说最终的ENOB通常在19-20位之间已经远超过人耳和大多数换能器的分辨能力。有一个常被忽略的点ES9826这类ΔΣ ADC的失真特性与输入幅度关系密切。当输入接近满幅时调制器内部的积分器可能产生微小的非线性导致THD的绝对值上升。因此建议将实际工作峰值电平设置在FS-3dB到FS-1dB之间而不是压着满幅跑。这是控制谐波失真的低风险策略。3.3 采样率与时钟抖动对实际表现的影响ES9826支持从8kHz到768kHz的采样率覆盖了音频、语音、超声波检测等不同场景。在此范围内它支持主/从两种时钟模式。做主模式时MCLK可以由片上PLL打出来做从模式时需要外部提供MCLK、BCLK和LRCK。时钟抖动对ADC的影响排在失真和噪声之后但不是说可以忽略。采样时钟的抖动会直接混入采样信号表现为带内噪声抬升。尤其在高频段抖动的噪声密度与频率相关对高频信号的影响更明显。在系统集成时如果把ES9826放到一个MCU主导的混合信号系统里需要留意数字部分对时钟域的污染。经验做法是MCLK走线远离I2C/SPI控制线晶振或者时钟发生器尽量靠近ADC的MCLK引脚必要时在MCLK上加一个串联电阻22Ω-33Ω来抑制时钟沿的高频振铃最近很多MCU尤其是STM32H7、GD32这类高性能型号的I2S外设可以直接输出MCLK。这块便捷性很强但如果MCU的I2S时钟源自PLL且PLL状态切换频繁输出的MCLK抖动可能超标。可以用高精度示波器测MCLK的周期抖动如果超过50ps建议还是用独立的有源晶振。4. 实际项目落地外围电路、寄存器配置与PCB要点4.1 最小系统电路设计与电源树规划ES9826对电源的要求不算苛刻但也不是随便一个LDO就能喂饱的。它的模拟电源AVCC、数字电源DVCC、以及PLL电源PVCC建议各自使用独立的低噪声LDO。推荐的做法是AVCC用超低噪声LDO如TPS7A4700级DVCC和PVCC用常规低噪声LDO即可。从输入电源到LDO要走典型的π型滤波。尤其是数字电源MCU的IO翻转会在电源轨上产生高频毛刺如果与模拟部分共用一个LDO这些毛刺就可能通过电源引脚耦合到ADC模拟前端。A/V型号单独做两个LDO是最稳妥的。注意DVCC和PVCC的滤波电容要靠近芯片引脚用0.1μF 10μF的组合封装上优先选0402和0603高频特性好。ES9826的数字接口电平是1.8V还是3.3V需要看具体封装版本。如果MCU是3.3V系统而ADC接口电平是1.8V需要做电平转换不能硬接。这块选择电平转换芯片或MCU内部IO配置都行但别忽略引脚的外部上下拉避免上电时序中出现不定态。4.2 I2C/SPI寄存器配置流程ES9826的寄存器配置非常直接。初始化流程大致是复位芯片等至少10ms配置MCLK频率与采样率对应关系配置PGA增益配置I2S格式左对齐、右对齐、I2S标准等启动ADC转换读取数据举个例子如果用48kHz采样率、MCLK为12.288MHz寄存器里需要写入的MCLK分频比就是256。如果把MCLK换成24.576MHz则需要重新计算分频比。采样格式方面ES9826支持I2S、左对齐、右对齐格式还支持TDM模式可以在一条数据线上传输多路信号。多片ES9826做TDM级联时需要额外留意帧同步信号的时序。4.3 与STM32/GD32的典型接法在嵌入式圈子里STM32的I2S外设与ADC对接是高频操作。以STM32F4或GD32F3系列为例配置要点包括MCU的I2S主模式提供BCLK和LRCKES9826做从机DMA模式采集I2S数据双缓冲循环写入内存采样率精度由MCU主频和I2S分频器共同决定需要预先算好分频值做多通道扫描采集时会涉及一个常见坑如果用ADC采样率48kHz那么DMA的中断频率可能是48kHz如果数据处理来不及就会丢数据。更合理的方案是设置一个较大的DMA缓冲区如每通道1024个采样点定期批量搬运和处理数据不要在每次采样都进中断去做复杂计算。5. 常见问题排查与实战经验5.1 底噪偏高的排查思路新板子调试ES9826时最常见的现象是为什么指标和手册对不上。多数情况下问题不在ADC而在外围先做信号完整性排查把ADC输入用短路线直接短路到地测输出码型的底噪。如果这个底噪值偏高说明问题在ADC周边电源、时钟、PCB布局需要重点检查差分输入的走线是否等长、是否有地平面断裂如果这个底噪很低说明ADC前端电路本身没问题问题出在信号源或前端放大级。电源纹波的影响在ADC领域常常被低估。给ADC供电的LDO输出纹波即便只有几百微伏如果落在音频带内都会直接叠加到信号上。整机测试时用示波器看电源纹波而不只是看LDO手册上的PSRR参数这是最简单可靠的确认方法。5.2 时钟不稳导致的间歇性噪声有次调试遇到的现象很有意思正常播放音乐完全正常但跑极低电平信号比如-90dBFS时出现间歇性的噪声波动。查到最后发现是MCLK的抖动过大源头是MCU在跑无线协议栈时内部时钟切换导致I2S的MCLK瞬时不稳定。这种故障很难排查因为你按暂停的时候一切正常录音开始处理数据就开始出问题。建议在样机调试阶段把MCLK和BCLK引出来用示波器加趋势图功能观察一段时间内的抖动变化。如果抖动是间歇性的基本可以确定是片外时钟源或MCU内部时钟调度的问题把MCLK换成独立有源晶振就能解决。5.3 PGA设置不当引起的削波失真PGA增益设置过高在峰值输入时就会削波但削波前调制器已经先表现出明显的非线性趋势。在波形监听里可能只看到信号幅度接近满幅但频谱分析可以看到二次谐波明显偏高。我的经验是在设置PGA增益时留出至少6dB的峰值余量。如果输入的峰值电压能达到1Vrms而PGA设为12dB增益那么ADC输入端的信号峰值可能会超过满量程。更科学的做法是根据预期最大输入幅度倒推PGA增益让最大输入不要超过满量程的-3dBFS。5.4 I2S数据错位的判断与修复I2S数据错位是MCU与ADC对接时另一个高发问题症状是左右声道交换、有延迟或数据看起来是乱的。排查方法很简单给ADC输入一个1kHz正弦波然后抓取I2S输出用软件工具解码并查看左右声道数据的相位关系。如果左右声道反了重新配置I2S格式如果数据有固定延迟则需要检查LRCK和BCLK的边沿对齐关系。有些MCU的I2S外设在生成LRCK时会和BCLK相差半个周期而ES9826要求看到明确的边沿触发。这种情况下要把MCU的I2S设为标准I2S模式而不是左对齐模式两者的LRCK生成方式不同很容易在这块踩坑。6. 选型与对比ES9826的适用边界在哪里6.1 与CS5361、PCM1864的对比思路ESS在ADC市场不是最早来的但ES9826的竞争力体现在几个点上PGA集成度、双通道性能一致性、以及SABRE品牌带来的低失真口碑。选用ES9826时可以做一组对比判断维度ES9826典型的AKM/Cirrus音频ADC通用SAR ADC架构ΔΣ HyperStreamΔΣSAR最高信噪比约125dB约114dB-123dB约90-100dB内置PGA有-3dB~24dB部分有通常无采样率上限768kHz192kHz-768kHz可达数MSPS适用场景专业音频、中低速高精度采集音频接口、消费音频传感器采集、低频控制做测量类应用但采样率要求在1MSPS以上时ES9826这类ΔΣ ADC帮不上忙就是SAR ADC的领域。反过来音频级信噪比要求摆在面前SAR ADC的ENOB根本不够看。6.2 什么时候不该选ES9826选型不是选最好的而是选最合适的。以下情况ES9826不是最佳选择采样率需要超过1MHzSAR ADC或高速流水线ADC更合适只需要单通道且成本极度敏感CS5343这类低成本芯片更划算输入信号源阻抗极高且不想加缓冲PGA输入阻抗虽然高但不是无限高高阻抗麦克风需要预放反过来如果你的需求是音频级低失真、需要灵活增益、希望减少外围模拟电路ES9826就直接对位。一套话总结就是它做的是高性能模拟前端的PCB面积削减器而不是全方位ADC通吃方案。7. 一个实际的调试小技巧怎么快速验证ADC底噪与增益设置我在调ES9826时习惯用这么一套流程分享出来供参考。先把PGA设在0dB输入端短接连续采集几秒钟的数据计算RMS值记为N0。然后用精密信号源输入一个1kHz、-1dBFS的正弦波记录RMS值记为S。S减去N0再和手册给出的SNR对比就能快速判断这板子的模拟前端有没有明显问题。如果N0高于手册值3dB以上先看电源纹波再看布局走线通常能解决80%的问题。接着测PGA增益切换的一致性。从-3dB到24dB每个档位输入同一个标准信号记录幅度变化。如果相邻档位的增益差不是3dB说明寄存器配置可能有误或者PGA芯片本身有问题。ES9826实际增益和寄存器值的线性度在批量生产中稳定性很高出现偏差时首先怀疑自己配置错了。最后跑一次24小时以上的长时间录音循环用来抓间歇性噪声。这种问题最隐蔽也是最让客户头疼的。有了长时间跑测的数据再对频谱做统计即使问题没有持续出现也能定位到大概率是时钟域或电源域的偶发干扰。ES9826作为ESS在ADC领域的中高性能产品适合那些想要旗舰指标又不想在模拟前端上花太多时间的团队。芯片的底层功底是够的真正决定最终效果的永远是把外围电路和软件配置做扎实的人。这套调试流程我实测下来在自己项目里省了不少事希望对你有帮助。