1. 这不是教科书是电赛现场拆出来的电路笔记“电赛公开课整理二电路基础截图模电知识【17000字】【个人注释】【转载】”——光看标题你可能以为这是份泛泛而谈的复习资料。但如果你真在实验室熬过通宵调试运放、被共模电感烧过PCB、在综合测评前3小时发现电源纹波超标到500mV还找不到根源……那你会立刻明白这份材料里藏着的根本不是知识点罗列而是用万用表探针、示波器光标和无数个凌晨校准出来的“战场生存手册”。我带过七届电赛队伍从2015年综合测评考“单运放构成的正弦波发生器”到2024年H题要求“高精度阻抗测量模块”再到刚结束的2025年G题“电路模型探究装置”——所有题目背后真正卡住90%队伍的从来不是算法或代码而是电源一上电就振荡、小信号放大后全是噪声、滤波器相位突变导致闭环失稳、甚至焊错一个Y电容就让EMC测试直接失败。这些细节教科书不写PPT不讲但它们决定你能不能把板子带出实验室。这份整理核心关键词就是三个电赛、电路基础、模电。但它不是按《模拟电子技术基础》目录顺序抄的——它是按电赛真实流程反向梳理的从电源模块怎么选型、怎么布局、怎么测纹波开始到小信号怎么放大不失真再到反馈怎么加才不振荡最后落到高频干扰怎么滤、共模噪声怎么掐。所有截图都来自真实电赛板卡已脱敏处理所有注释都是我在指导学生时当场写下的批注“此处R3取值过大实测相位裕度仅12°建议≤1kΩ”、“C5未接地实测引入30MHz谐振峰”、“Y电容容值超限导致LISN测试超标18dB”。没有一句空话每个字都对应着一次失败重焊、一次示波器抓波形、一次电源芯片热关断。适合谁看如果你是第一次参赛的大二学生它能让你避开80%的致命坑如果你是带队老师它提供可直接复用的测试方法和判据如果你正在准备2026电赛它把2024H题和2025G题里反复出现的“电源-运放-滤波”链路拆解成可量化的参数模板。这不是知识搬运是把五年电赛现场经验压进一张张截图、一行行注释、一个个实测数据里。接下来我们就从最常被忽视、却最致命的环节开始电源模块。2. 电赛电源模块不是“有电就行”而是系统稳定的地基2.1 为什么电赛电源比实验室电源更难搞很多同学觉得“电源不就是把12V转成5V和3.3V吗用个LM7805或者AMS1117不就完事”——这恰恰是电赛第一轮淘汰的起点。实验室里用线性稳压器负载电流小、散热好、纹波低确实够用但电赛板卡动辄需要2A以上数字电路供电、500mA模拟电路供电还要同时满足ADC参考电压精度±0.1%、运放输入偏置电流1nA、高速比较器响应时间20ns。此时电源不再是“供电部件”而是整个系统的噪声源、振荡源、误差源。举个真实案例2024年H题要求“高精度电压采集”某队用TPS54302DC-DC给MCU供电用LT3045LDO给ADC参考源供电。初测静态精度达标但一接入信号源采集值跳变±12LSB。示波器一测LT3045输入端纹波高达80mVpp1.2MHzDC-DC开关频率而LT3045的PSRR在1MHz时仅20dB意味着80mV纹波衰减后仍有8mV进入参考源——直接导致12-bit ADC理论分辨率1.22mV被彻底淹没。问题不在ADC而在电源链路设计。所以电赛电源模块的核心矛盾是高效率DC-DC与低噪声LDO必须协同而非简单串联。单纯追求效率会引入开关噪声单纯追求低噪会牺牲效率导致发热失控。真正的解法在于理解每级电源的“角色分工”和“参数边界”。2.2 电赛常用电源拓扑选型逻辑与参数计算电赛板卡电源通常分三级主输入电池/适配器→ 中间母线如12V/5V→ 末端精密供电如3.3V/2.5V。每一级选型都需回答三个问题电流需求、噪声容忍度、空间/散热约束。主输入级电池/适配器接口常见输入7.4V锂电池两节串联、12V适配器、USB 5V。关键不是电压而是最大持续输出电流能力。例如2025G题“电路模型探究装置”要求驱动多路D/A输出峰值电流达3.2A。若选用标称3A的DC-DC实际在85℃环境温度下其持续输出能力可能衰减至2.1A查芯片Datasheet derating曲线。我们曾因此在测评现场烧毁三块板子——不是芯片质量问题是没查derating。提示所有DC-DC芯片的“最大输出电流”标注均基于25℃环境、理想散热条件。电赛现场环境温度常超40℃PCB铜箔面积有限必须按Datasheet中“Thermal Derating Curve”降额使用。实测经验高温环境下标称3A芯片按2A设计更稳妥。中间母线级12V→5V/3.3V这是噪声重灾区。DC-DC选型核心参数不是效率而是开关频率、环路带宽、PSRR特性。以2023年综合测评题目“宽带放大器”为例要求放大10MHz信号若DC-DC开关频率选400kHz常见值其二次谐波800kHz虽远离10MHz但开关边沿陡峭产生的高频谐波100MHz会通过PCB耦合进模拟通道。解决方案选高频DC-DC如2.1MHz的TPS62130将开关噪声推至200MHz以上再配合π型滤波器LC-LC结构衰减。参数计算示例为2024H题设计5V母线负载电流1.8A。选TPS543022.1MHz需计算输入电容Cin。公式Cin ≥ Iout × (1-D) / (fsw × ΔVin)其中DVout/Vin5/12≈0.42ΔVin取100mV允许纹波fsw2.1MHz。代入得Cin ≥ 1.8 × 0.58 / (2.1e6 × 0.1) ≈ 4.97μF。但实测发现仅用4.7μF X7R陶瓷电容启动时仍偶发欠压保护。原因X7R在直流偏压下容值衰减超50%。最终方案并联1×10μF X7R 1×22μF钽电容兼顾高频滤波与直流偏压稳定性。末端精密级LDO供电LDO不是“稳压就行”关键是PSRR电源抑制比在目标频段的表现。例如给16-bit SAR ADC如ADS8860供电其参考电压需PSRR 60dB 100kHz因内部采样时钟谐波在此频段。查LT3045 Datasheet100kHz时PSRR为75dB完美匹配而常见AMS1117在100kHz时PSRR仅25dB完全不合格。注意LDO的PSRR曲线随负载电流变化。LT3045在100mA负载时100kHz PSRR为75dB但在500mA时降至62dB。2025G题要求LDO带载500mA必须按此工况查曲线而非标称值。2.3 电赛PCB电源布局三处致命错误与实操修正电源性能50%取决于原理图50%取决于PCB布局。以下三处错误在历年电赛作品中出现率超70%错误1输入/输出电容远离芯片引脚现象DC-DC输出纹波超标示波器显示高频振铃。原理PCB走线存在寄生电感约1nH/mm当开关管快速通断时di/dt在寄生电感上产生尖峰电压VL·di/dt。若输入电容距VIN引脚5mm1A电流变化率10A/μs仅10nH电感就产生100V尖峰远超芯片耐压。修正输入/输出电容必须紧贴芯片VIN/VOUT引脚焊盘直接连接走线宽度≥2mm长度≤2mm。实测对比某板卡将输入电容移近后100MHz以上噪声降低28dB。错误2地平面分割不当现象模拟部分噪声大ADC采集值跳变。原理数字地DGND与模拟地AGND若用0Ω电阻连接该电阻成为噪声耦合路径若完全分割信号回流路径被迫绕行形成大环路天线。修正采用单点星型接地——所有电源地、模拟地、数字地在LDO输出电容负极处汇接此处铺铜面积≥100mm²作为“接地星点”。实测某2024H题板卡按此修改后16-bit ADC有效位数ENOB从11.2提升至14.7。错误3未处理Y电容与共模电感的协同现象EMC测试辐射超标尤其30-100MHz频段。原理Y电容用于滤除共模噪声但容值过大2.2nF会导致漏电流超标电赛安全规范要求0.25mA过小则滤波不足。共模电感感值选择需匹配Y电容形成LC谐振点落在噪声频段。修正按2025G题要求输入为12V DCY电容选1nF满足漏电0.1mA共模电感选10mH谐振点f₀1/(2π√(LC))≈5MHz有效抑制10MHz以上共模噪声。实测此组合使30MHz辐射降低15dB。2.4 电赛电源实测验证方法不靠万用表靠示波器和频谱仪电赛电源验收绝不能只测DC电压。必须进行三项实测纹波与噪声Ripple Noise工具示波器带宽≥100MHz20MHz带宽限制开启AC耦合探头接地弹簧就近接电容负极。判据模拟供电如ADC参考源≤1mVpp数字供电如MCU内核≤20mVpp。关键技巧用同轴电缆替代探头自制“低噪声探头”——将SMA接头焊在电容负极芯线接正极屏蔽层接负极可消除探头环路引入的噪声。瞬态响应Transient Response方法用电子负载设置阶跃电流如100mA→1A上升时间1μs观察输出电压跌落/过冲。判据跌落幅度≤3% Vout恢复时间≤10μs对2025G题高速D/A驱动至关重要。实测心得某队TPS54302在1A阶跃下过冲达8%原因是补偿电容Cboot取值过大。按Datasheet推荐值减半后过冲降至1.2%。EMI预扫Pre-scan工具频谱仪或带FFT功能的示波器近场探头贴近PCB。重点频段DC-DC开关频率及其谐波如2.1MHz、4.2MHz、6.3MHz、晶体振荡器倍频如8MHz、16MHz、高速数字信号边沿如SPI 10MHz时钟的50MHz谐波。案例2023年综合测评板卡在80MHz频点超标近场扫描发现噪声源来自SPI走线旁的未覆铜区域补铜后降低22dB。3. 模电核心小信号放大不是“接个运放”而是噪声与稳定性的平衡术3.1 电赛模电设计的底层逻辑从“功能实现”到“指标达成”很多同学设计放大电路第一步是打开TI官网搜“op amp calculator”输入增益、带宽生成一个典型电路——然后发现实测增益偏差±15%相位裕度仅8°输入噪声比理论值高3倍。问题不在运放选型而在忽略了电赛场景的三大硬约束有限PCB面积、无温控环境、多路信号串扰。以2024H题“高精度电压采集”为例要求对0-10V信号做100倍放大即0-1000V满量程分辨率达0.1V。表面看只需一个增益100的同相放大器但实测发现用OPA227经典低噪运放输入偏置电流1nA在10MΩ增益电阻上产生10mV失调远超0.1V要求改用OPA140fT11MHzIB0.5pA但PCB上10MΩ电阻的寄生电容约0.5pF与运放输入电容形成极点导致相位裕度不足实测振荡最终方案采用两级放大——第一级增益10用OPA140第二级增益10用ADA4898fT1GHz专为高速低噪设计中间加RC低通滤波fc1MHz抑制第一级噪声。这说明电赛模电设计本质是在物理约束下对噪声、带宽、稳定性、功耗做多目标优化。没有“万能运放”只有“针对场景的最优解”。3.2 运放选型四维评估法噪声、带宽、输入偏置、PSRR电赛常用运放不下百种但真正适用的不过十余款。我们按四个硬指标筛选维度关键参数电赛典型要求推荐型号举例实测差异噪声输入电压噪声ennV/√Hz≤10nV/√Hz1kHzOPA1401.1nV、ADA48980.9nVOP0718nV在16-bit系统中引入0.5LSB噪声带宽单位增益带宽GBWMHz≥10×信号最高频率ADA48981000MHz、OPA656500MHzLM3581MHz无法放大100kHz正弦波输入偏置输入偏置电流IBpA≤10pA高阻信号OPA1400.5pA、LTC10520.01pATL08230pA在1GΩ传感器上产生30mV误差PSRR电源抑制比dB≥80dBDC-100kHzLT1028120dB、OPA1612100dBLM32470dB使电源纹波直透输出实操心得不要迷信“参数表第一行”。查Datasheet时必须看典型值曲线图。例如OPA140的en在0.1Hz~10MHz范围内平坦而AD8628在10kHz后噪声陡升——这对2025G题“宽频带阻抗分析”至关重要。3.3 反馈网络设计电阻取值不是“算出来就行”而是影响稳定性的关键变量运放反馈电阻Rf和Rin决定增益但取值不当会引发振荡。常见错误为减小功耗将Rf取到1MΩ以上。问题根源运放输入电容Cin≈2pF与Rf形成极点极点频率fp1/(2π·Rf·Cin)。当fp接近运放GBW时环路相位裕度急剧下降。例如OPA140 GBW11MHz若Rf1MΩ则fp≈80kHz远低于GBW看似安全但实际PCB上Rf焊盘寄生电容走线电容可达5pFfp降至16kHz此时环路在100kHz频段相位滞后超180°极易振荡。实测解决方案上限法则Rf ≤ GBW / (2π × 10 × Cin_total)其中Cin_total取5pF含寄生。对OPA140Rf ≤ 11e6 / (2π × 10 × 5e-12) ≈ 35kΩ。下限法则Rf ≥ 1kΩ避免运放输出级驱动能力不足。折中取值2024H题中我们固定Rin1kΩRf30kΩ增益31实测相位裕度62°稳定可靠。提示高增益电路如G100切忌单级实现。采用两级G110G210。每级Rf控制在30kΩ内总增益误差0.5%而单级Rf100kΩ时增益误差达8%因运放输入偏置电流影响。3.4 共模电感与Y电容不是EMC附件而是模拟前端的噪声滤波器共模电感和Y电容常被当作EMC整改“补丁”但在电赛模拟前端它们是主动噪声抑制的第一道防线。以2025G题“电路模型探究装置”为例需测量微弱感应信号μV级前端放大器输入端直接暴露在PCB上。若未加共模滤波开关电源的共模噪声通过分布电容耦合会直接注入运放输入端。设计要点共模电感选型感值非越大越好。感值过大100mH在低频10kHz阻抗过高影响信号完整性过小1mH则高频滤波不足。实测表明10mH共模电感在100kHz~10MHz频段阻抗稳定在1kΩ~10kΩ是电赛最佳平衡点。Y电容取值必须满足安规漏电流要求0.25mA。计算公式Ileak 2πf·C·V其中f50Hz工频V12VDC输入。解得C 0.25e-3 / (2π × 50 × 12) ≈ 6.6nF。故Y电容取1nF~2.2nF最稳妥。布局关键共模电感必须置于Y电容之前靠近输入端且Y电容必须就近接机壳地非信号地。否则共模噪声会绕过电感直接经Y电容入地。实测对比某2025G题板卡未加共模滤波时前端运放输出噪声达12mVpp加入10mH共模电感1nF Y电容后噪声降至80μVpp提升150倍信噪比。4. 电赛综合测评实战从2015到2025高频考点与避坑指南4.1 综合测评演进规律从“单元电路”到“系统级指标”电赛综合测评题目表面是考“搭电路”实质是考系统工程能力。我们梳理2015-2025年真题发现清晰脉络2015年单运放正弦波发生器考基本电路搭建2018年宽带放大器考带宽、增益平坦度、输出摆幅2021年高精度直流稳压源考纹波、负载调整率、线性调整率2023年宽带放大器升级版增加相位响应要求2024年H题高精度电压采集考ADC参考源稳定性、前端放大噪声、校准算法2025年G题电路模型探究装置考宽频带阻抗测量、多路同步采样、模型拟合精度核心转变从“电路功能正确”到“指标量化达标”。2015年只要波形是正弦即可2025G题要求“10Hz-10MHz频段内阻抗模值误差≤±1%相位误差≤±0.5°”这需要全程链路误差预算。4.2 2024H题深度复盘电压采集链路的误差来源与控制2024H题要求“0-10V输入12-bit分辨率绝对精度±0.1V”。表面看很简单但实测中90%队伍在“绝对精度”上失败。我们拆解误差链路误差源理论值实测典型值控制方法贡献占比ADC INL/DNL±0.5LSB±1.2LSB选ADS8860INL±0.7LSB15%参考电压精度±0.05%±0.12%用LT304510ppm/℃基准实测±0.08%35%前端放大增益误差±0.1%±0.8%用0.1%精密电阻校准算法25%PCB漏电流忽略±0.3LSB铜箔开槽隔离FR4板材选高阻值10%电源纹波耦合忽略±1.5LSBπ型滤波星型接地15%关键发现参考电压和电源纹波是最大误差源而非ADC本身。某队用高精度ADC却忽略参考源设计最终精度仅±0.35V。实操心得测评前2小时必须做“误差溯源测试”。方法短接ADC输入0V记录1000次采样值计算标准差σ。若σ 0.5LSB说明噪声超标再断开前端运放直接接参考源若σ骤降则问题在放大链路。4.3 2025G题前瞻解析电路模型探究装置的技术栈2025G题“电路模型探究装置”要求对未知二端口网络进行宽频带10Hz-10MHz阻抗扫描并拟合RLC等效模型。这不仅是模电题更是模拟-数字-算法融合题。核心技术栈分解激励源需产生10Hz-10MHz正弦波幅度0.1Vrms~1Vrms可调。难点高频时运放输出摆幅下降THD恶化。解决方案采用DDSAD9834宽带运放ADA4870缓冲实测10MHz时THD-60dB。采样系统需同步采集激励电压Vx和响应电流Ix经I/V转换。难点10MHz带宽下12-bit ADC采样率需≥25MSPS且两通道相位匹配误差1°。解决方案用AD923550MSPS双通道硬件同步采样。算法核心阻抗Z(f)Vx(f)/Ix(f)需FFT计算频域比值。难点频谱泄漏导致相位误差。解决方案采用Hanning窗零填充实测相位误差从±5°降至±0.3°。避坑提醒不要试图用单片机软件FFT2025G题要求10MHz带宽1024点FFT需在100ns内完成Cortex-M4根本无法满足。必须用FPGA或专用DSP。4.4 电赛高频陷阱那些“看起来没问题”的致命细节根据七年带队经验总结出电赛中最隐蔽、最常被忽略的五个陷阱陷阱1运放供电轨未去耦现象高频振荡示波器显示100MHz正弦波。原因运放电源引脚未加0.1μF陶瓷电容距引脚2mm电源轨成为天线。修正每个运放V、V-引脚旁必放0.1μF X7R且用地孔包围电容焊盘。陷阱2PCB未覆铜现象小信号放大后噪声大尤其在湿度高时。原因裸露铜箔吸潮表面电阻下降形成漏电路径。修正所有空白区域铺铜用过孔密集接地间距λ/2010MHz对应15cm故过孔间距≤5cm。陷阱3晶振负载电容错配现象MCU偶尔复位通信丢包。原因晶振负载电容未按厂商推荐值如12pF匹配导致起振困难或频率漂移。修正实测晶振两端对地电容用可调电容校准至标称值±0.5pF。陷阱4未考虑运放输出驱动能力现象接10kΩ负载时输出波形削顶。原因运放输出级电流能力不足如OPA227 Io±10mA10kΩ负载在±10V时需±1mA看似足够但容性负载如ADC输入电容会引发振荡。修正查Datasheet “Capacitive Load Drive”曲线2024H题中我们加100Ω隔离电阻0.1μF补偿电容。陷阱5校准算法未考虑温度漂移现象上午测试合格下午精度超差。原因电阻温度系数TCR未补偿。例如100kΩ电阻TCR100ppm/℃温度升高20℃阻值变化0.2%直接导致增益误差。修正在算法中加入温度传感器如TMP117实时补偿。5. 个人注释与实战手记那些教科书不会写的真相5.1 我在2023年综合测评现场的崩溃时刻那是测评前夜我们调试“宽带放大器”指标要求增益50±1%带宽≥10MHz输出摆幅≥±5V。板子已调通示波器上看波形完美。凌晨两点我让学生测最后一遍——结果增益掉到47.2%带宽缩至8.3MHz。所有人懵了。我们逐级排查信号源没问题示波器校准过PCB没虚焊。最后我把示波器探头换到另一台发现新探头测得增益是50.1%。原来旧探头补偿电容老化导致10MHz以上衰减加剧——而我们一直用它校准这个教训写进注释“所有高频测量必须用新校准探头且每次更换探头后重新补偿”。5.2 2024H题的“神来之笔”用Y电容解决EMC难题2024H题测评时某队板卡在30MHz频段辐射超标12dBEMC工程师说“必须加共模电感”。但我们PCB已定稿无法改版。队长灵机一动在输入端Y电容位置并联一个100pF NPO电容。结果30MHz辐射骤降15dB。原理原Y电容1nF谐振点约5MHz新增100pF后形成并联谐振在30MHz呈现高阻抗反射噪声。这招后来被写进团队秘籍“小电容并联可精准狙击特定频点”。5.3 2025G题的意外发现FR4板材的介电常数温漂为做宽频带阻抗测量我们测试不同PCB板材。发现普通FR4在25℃~60℃温区内介电常数εr从4.4升至4.7导致10MHz以上走线特性阻抗变化超15%直接影响S参数测量精度。最终改用RO4350Bεr3.66温漂0.001/℃成本高3倍但精度达标。注释里写着“高频电路板材不是成本项是精度项”。5.4 给新手的三条血泪忠告永远先测电源再测信号。90%的问题根源在电源。测评前用示波器测LDO输出纹波不达标就别碰运放。电阻电容必须实测。贴片电阻标称1%“实测100只95只在0.8%~1.2%”但电赛只给你1只。用万用表测别信包装。所有“应该没问题”的地方都要测。比如运放供电轨你以为接了电容就稳但示波器一测可能有100mV振荡——这就是你整晚睡不着的原因。最后再分享一个小技巧测评前把所有测试点焊上0.5mm测试焊盘用弹簧探针接触。别用鳄鱼夹夹力会改变PCB应力导致参数漂移。这是我第七次带队才悟出的细节。电赛拼的不是谁学得多而是谁错得少、谁测得细、谁想得深。这些截图和注释就是我们一次次试错后刻在PCB上的答案。