专利基本信息项目内容专利类型发明专利申请申请公布号CN 116545578 A申请公布日2023年8月4日申请号202310347682.2申请日2023年4月3日申请人清华大学地址100084 北京市海淀区清华园发明人尹首一、王洲、位经传、胡杨、韩慧明、魏少军国际专利分类号 (Int.Cl.)H04L 1/00 (2006.01)发明名称基于可重构处理器架构设计的信道译码装置及方法技术领域本申请涉及信道译码技术领域特别是涉及一种基于可重构处理器架构设计的信道译码装置及方法。背景技术传统的信道译码装置是基于软判决译码算法如最小和算法 MS、归一化最小和译码算法 NMS、带偏移量的最小和算法 OMS 等设置的。由于这些软判决算法的计算复杂度较高基于它们设置的信道译码装置在进行信道译码的过程中资源消耗较大并且各变量节点的变量信息需要依次进行计算信道译码效率较低。发明内容技术问题传统的信道译码装置译码效率较低。技术方案本申请提供了一种基于可重构处理器架构设计的信道译码装置及方法旨在提高信道译码效率。装置包括第一计算器用于根据预设校验矩阵、各变量节点对应的目标变量和中间变量确定当前次译码操作中各变量节点的外信息。第二计算器用于根据预设校验矩阵、当前次译码操作中各变量节点对应的外信息和目标变量确定与各变量节点对应的校验节点的校验信息。输出装置用于根据各校验节点的校验信息确定各待译码信息对应的目标译码信息。核心改进点各变量节点的外信息是根据预设校验矩阵、各变量节点对应的目标变量和中间变量确定的。若上述参数已知则各变量节点的外信息可以同步进行计算无需依次计算从而提高了信道译码的效率。有益效果提高了信道译码的效率。装置可根据待译码信息中变量节点和校验节点的数量进行重构灵活性较强。通过设置跳过单元可跳过对信息量较小的节点进行计算减少资源消耗。通过迭代译码和校验机制提高了译码的可靠性。附图说明图1信道译码装置的结构框图之一。图2信道译码装置的结构框图之二展示了第一计算器、第二计算器、输出装置。图3一种变量节点和校验节点的连接关系示意图。图4信道译码装置的结构框图之三展示了包含控制器、寄存器等的完整系统。图5一种信道译码方法的流程示意图。具体实施方式摘要该装置使用和积算法Sum Product Algorithm, SPA对各变量节点的外信息进行计算。装置可以处理待译码信息的子信息并应用各变量节点和各校验节点对待译码信息的各子信息进行处理。当校验节点和变量节点发生变化时本申请提供的信道译码装置也可以根据待译码信息中变量节点和校验节点的数量进行重构灵活性较强。装置具体包括第一计算器、第二计算器、译码信息寄存器、译码信息校验器、控制器、待译码信息寄存器、预设校验矩阵寄存器和中间变量寄存器等组件通过协同工作实现高效的迭代译码。权利要求书要点共10项权利要求涵盖了装置的结构、方法、计算机设备、存储介质及程序产品。独立权利要求1定义了装置的核心三部件第一计算器、第二计算器和输出装置。从属权利要求2-9进一步限定了第一计算器、第二计算器、输出装置、控制器、中间变量寄存器及其跳过单元的具体结构和功能。独立权利要求10定义了应用于上述装置的信道译码方法。权利要求11-13定义了实现该方法的计算机设备、可读存储介质和计算机程序产品。说明书页数权利要求书3页说明书14页附图3页