1. 以太网：从办公室到工厂车间的数字动脉

如果你拆开过家里的路由器，或者观察过电脑主板的背面，那个方方正正、带有一个小指示灯、通常标着“LAN”的接口，就是以太网接口。它太常见了，以至于我们常常忽略了它的存在，就像空气一样。但正是这个诞生于近五十年前的技术，构成了我们现代数字世界的物理骨架。从你刷短视频时家里Wi-Fi路由器连接的光猫，到数据中心里成千上万台服务器之间的高速互联，再到工业自动化生产线上的PLC与触摸屏实时通信，背后流淌数据的“血管”，绝大多数都是以太网。

简单来说，以太网是一套规定了计算机如何在局域网（比如一个家庭、一栋办公楼、一个工厂车间）内，通过网线（双绞线或光纤）进行通信的技术标准。它的核心思想是“载波监听多路访问/冲突检测”（CSMA/CD），你可以把它想象成一个开放的会议室：谁想发言（发送数据）就先听听有没有人在说话（载波监听），如果没人说，就可以开始说；如果发现和别人同时开口了（冲突检测），就都停下来，等一个随机时间后再尝试。这套朴素的规则，奠定了早期共享式网络的基础。而今天，随着交换机的普及，全双工模式成为主流，冲突已经很少发生，但以太网的帧格式、寻址方式等核心协议，依然被完整地继承和发展了下来。

对于开发者、网络工程师、自动化工程师乃至嵌入式硬件爱好者而言，理解以太网远不止知道“插上网线能上网”这么简单。当你需要调试一个网络打印机的连接故障，配置一台工业PLC与上位机的通信，或者为一块自制的开发板添加网络功能时，深入到以太网的协议层、硬件接口和配置细节，就变得至关重要。这不仅能帮你快速定位问题是出在网线、网卡、驱动还是协议配置上，更能让你在设计系统时做出合理的选择，比如该用百兆还是千兆PHY芯片，MII和RMII接口该怎么接，如何通过MDIO配置PHY寄存器等等。接下来，我们就抛开那些笼统的概念，深入到以太网的技术肌理中，看看这条数字动脉究竟是如何工作的。

2. 核心协议栈与帧结构：以太网的“语言”规则

要理解以太网设备如何对话，首先要弄清楚它们使用的“语言”——以太网帧。这是数据在物理线缆上传输时的基本包裹形式。一个标准的以太网帧（这里以最常用的以太网II格式为例）就像一封结构严谨的信件，每一部分都有其特定作用。

2.1 帧格式的逐字节拆解

一个完整的以太网帧由前导码、帧起始定界符、目标MAC地址、源MAC地址、类型/长度、数据载荷和帧校验序列组成。我们跳过物理层的前导码和定界符，从链路层关心的部分开始看：

1. 目标MAC地址（6字节）：这封信要寄给谁。每个以太网接口在出厂时都拥有一个全球唯一的MAC地址（媒体访问控制地址），前3字节是厂商标识，后3字节是设备序列号。当交换机收到一个帧，它会查看目标MAC地址，并将其转发到对应的端口。广播地址（FF:FF:FF:FF:FF:FF）则表示发给局域网内的所有设备。
2. 源MAC地址（6字节）：这封信是谁寄出的。用于接收方回复或网络设备记录。
3. 类型/长度字段（2字节）：这封信里面装的是什么类型的内容。如果值大于等于1536（0x0600），则表示“类型”，用来标识上层封装的是什么协议，例如0x0800代表IPv4，0x86DD代表IPv6。如果值小于等于1500，则表示“长度”，标识后面数据字段的字节数（这是早期802.3标准的形式，现在较少见）。
4. 数据与填充（46-1500字节）：这是信的实际内容，也就是上层（如IP协议）传递下来的数据包。以太网帧规定数据部分最小不能小于46字节。如果上层数据不足46字节，必须在后面填充“0”直到满足长度。这是为了确保整个帧（从目标MAC地址到帧校验序列）有足够的时间长度（64字节），以便早期CSMA/CD机制能可靠地检测到冲突。
5. 帧校验序列（4字节）：这封信的防伪码。发送方会根据帧中从目标MAC地址到数据填充结束的所有内容，通过循环冗余校验算法计算出一个32位的值。接收方收到后重新计算一遍，如果结果不一致，就说明帧在传输过程中出错了，直接丢弃。

注意：我们常说的MTU（最大传输单元）1500字节，指的就是这个数据字段的最大长度，不包括帧头和帧尾。因此，一个完整的以太网帧最大是1518字节（6+6+2+1500+4），如果带VLAN标签，则是1522字节。

2.2 MAC与PHY的分工：一个管逻辑，一个管物理

这是理解以太网硬件的关键。我们常说的“网卡”或以太网控制器，在逻辑上通常分为两层：

• MAC（Media Access Control）：媒体访问控制层。这是一个数字逻辑模块，通常集成在处理器（如STM32、GD32的以太网外设）或独立的网络控制器芯片里。它的职责是“组织语言”：按照上述帧格式组装要发送的帧，或者解析接收到的帧；管理发送和接收的缓冲区；实现流量控制（如暂停帧）；处理MAC地址过滤等。MAC层处理的是规整的二进制数字信号。
• PHY（Physical Layer）：物理层。这是一个混合信号芯片，负责“开口说话”和“耳朵听音”。它接收来自MAC的数字信号，将其转换成适合在线缆（双绞线）上传输的模拟信号（这个过程叫编码，如曼彻斯特编码、4B/5B编码等），并通过磁性元件（网络变压器）耦合到网线上。反过来，它也从网线上接收微弱的模拟信号，将其放大、滤波、解码成数字信号送给MAC。PHY还负责链路协商（自动协商速度、双工模式）、信号完整性、电气隔离等。

你可以把MAC想象成大脑中负责组织句子的大脑皮层，而PHY则是负责驱动声带振动、嘴唇开合的喉咙和嘴巴。两者必须紧密配合，数据才能被正确地发送和接收。它们之间的连接，就依赖于下面要讲的MII接口及其变体。

3. 硬件接口详解：MII、RMII与MDIO

当我们在嵌入式开发中使用带有以太网功能的MCU（如STM32F407、GD32F105）时，经常会遇到需要连接外部PHY芯片的情况（因为很多MCU内部只集成了MAC，没有集成PHY）。这时，理解MAC和PHY之间的硬件接口协议就至关重要。

3.1 MII：标准并行接口

MII（Media Independent Interface）是连接MAC和PHY的标准并行接口。所谓“媒体独立”，是指这个接口的定义与具体的传输介质（双绞线、光纤等）无关，PHY负责去适配不同的介质。

• 数据线：
  • TXD[3:0],RXD[3:0]：4位宽的发送和接收数据线。在10Mbps模式下，每个时钟周期传输半位元（nibble）；在100Mbps模式下，每个时钟周期传输4位，因此需要25MHz的时钟来支持100Mbps的数据率（4bit * 25MHz = 100Mbps）。
• 控制线：
  • TX_EN：发送使能，高电平时表示TXD上的数据有效。
  • RX_DV：接收数据有效，高电平时表示RXD上的数据有效。
  • TX_ER,RX_ER：发送/接收错误指示。
• 时钟线：
  • TX_CLK：发送时钟，由PHY提供给MAC，频率取决于速率（10M: 2.5MHz, 100M: 25MHz）。
  • RX_CLK：接收时钟，同样由PHY提供，频率与TX_CLK规则相同。

MII接口线较多（共16根信号线），在PCB布局布线时占用的空间大。为了简化，衍生出了RMII。

3.2 RMII：精简化的并行接口

RMII（Reduced MII）极大地减少了信号线数量，在嵌入式系统中应用更广。

• 数据线减半：TXD[1:0],RXD[1:0]变为2位宽。
• 时钟统一：取消了独立的TX_CLK和RX_CLK，引入一个外部50MHz的参考时钟REF_CLK。这个时钟可以由PHY、MAC或外部晶振提供，但必须保证MAC和PHY使用同一个时钟源。
  • 在100Mbps模式下，数据在REF_CLK的上升沿采样，每个周期传输2位，因此速率是 2bit * 50MHz = 100Mbps。
  • 在10Mbps模式下，数据速率变慢，但时钟依然是50MHz，此时数据需要保持多个周期，由CRS_DV信号协调。
• 控制线合并：RX_DV和CRS（载波侦听）合并为CRS_DV一根信号线。

RMII将信号线从16根减少到了7根（TXD[1:0],RXD[1:0],TX_EN,CRS_DV,REF_CLK），大大节省了IO资源和PCB空间。但这也对时钟信号的完整性提出了更高要求，50MHz的REF_CLK必须稳定、抖动小。

实操心得：在STM32或GD32项目中使用RMII接口时，务必在原理图和PCB上明确REF_CLK的来源。常见的做法是使用外部有源晶振提供50MHz时钟，同时供给MCU的ETH_RMII_REF_CLK引脚和PHY的XI引脚。如果由PHY提供，则需要配置PHY的相应寄存器，并将其时钟输出引脚连接到MCU。时钟源不匹配或信号质量差，是导致以太网链路不稳定、丢包甚至无法连接的常见原因。

3.3 MDIO：管理PHY的“配置总线”

除了传输数据，MAC还需要能够配置和读取PHY芯片的状态，比如设置工作模式（10M/100M、全双工/半双工）、重启自动协商、读取链路状态、查看错误计数等。这个管理接口就是MDIO（Management Data Input/Output），也称为SMI（Serial Management Interface）。

MDIO是一个简单的两线串行接口：

• MDC：管理数据时钟，由MAC产生。
• MDIO：双向的管理数据线。

其通信协议类似于I2C，但更简单。通过指定PHY的地址（通常由PHY芯片的硬件引脚电平决定）和寄存器地址，MAC可以读写PHY内部的控制与状态寄存器。例如，读取基本的状态寄存器，可以知道当前链路是否已建立、速率是多少、是全双工还是半双工。

在驱动开发中，我们需要实现MDIO的读写函数，这是以太网驱动底层初始化不可或缺的一步。例如，在STM32的HAL库或标准库中，你需要填充ETH_InitTypeDef结构体，并实现HAL_ETH_MspInit回调函数来初始化相关的GPIO和时钟，其中就包括MDIO引脚。

4. 嵌入式以太网驱动开发实战（以STM32/GD32为例）

理解了协议和硬件接口，我们就可以动手让一个嵌入式设备“上网”了。这里以常见的Cortex-M系列MCU（如STM32F4xx/F7xx/H7xx， GD32F10x/F30x）为例，阐述驱动开发的核心流程和坑点。

4.1 硬件设计与连接检查

在写代码之前，硬件设计必须正确。这是一个检查清单：

1. PHY芯片选型与供电：确认PHY芯片支持所需的速率（10/100M）和接口（RMII/MII）。检查其模拟电源（VDDA）、数字电源（VDD）和IO口电源（VDDIO）是否按要求连接并充分去耦。PHY的模拟部分对电源噪声非常敏感。
2. RMII接口连接：对照MCU和PHY的数据手册，逐一核对TXD[1:0],RXD[1:0],TX_EN,CRS_DV,REF_CLK这7根线的连接是否正确。特别注意REF_CLK的来源和路径。
3. MDIO接口连接：连接MDC和MDIO。MDIO线通常需要上拉电阻（4.7kΩ-10kΩ）。
4. 网络变压器：这是必须的！PHY芯片的输出必须经过网络变压器（也叫以太网隔离变压器）才能连接RJ45插座。变压器提供电气隔离、阻抗匹配和共模噪声抑制。选择适合你速率（100Base-TX）的变压器模块即可。
5. PHY地址设置：通过PHY芯片的配置引脚（如PHYAD0, PHYAD1）设置其MDIO管理地址。确保这个地址与你在软件中初始化的地址一致，通常为0或1。

4.2 软件驱动初始化流程

驱动初始化是一个层层递进的过程，从底层硬件到上层协议栈。

4.2.1 底层引脚与时钟初始化这是最基础的一步，在HAL_ETH_MspInit函数或你自己的底层初始化函数中完成：

• 使能时钟：使能GPIO组、ETH外设的时钟。
• 配置GPIO：将连接RMII和MDIO的引脚设置为复用功能（AF），并配置合适的输出速度（通常为高速）。
• 配置REF_CLK：如果REF_CLK由MCU提供（例如来自PLL），则需要配置相应的时钟树，确保ETH外设得到正确的50MHz时钟。如果由外部晶振或PHY提供，则确保MCU的REF_CLK输入引脚配置正确。

4.2.2 ETH外设与DMA初始化

• 配置ETH句柄：填充ETH_InitTypeDef结构体。关键参数包括：
  • AutoNegotiation：是否自动协商。通常PHY会处理，这里可以禁用。
  • Speed和DuplexMode：如果你不通过MDIO动态获取，可以在这里写死100M全双工。但最佳实践是初始化后通过MDIO读取PHY的状态寄存器来获取实际协商结果，再动态配置ETH外设。
  • PHYAddress：你的PHY芯片的MDIO地址。
  • RxMode：设置接收模式，如使用DMA。
• 配置DMA描述符：这是高性能以太网通信的核心。ETH外设通过DMA与内存交换数据。你需要定义发送和接收描述符链表（通常是一个结构体数组）。描述符里包含了缓冲区的地址、长度、状态等信息。初始化时，将接收描述符环的每个描述符指向一个预先分配好的数据缓冲区（Packet Buffer），并将描述符链表首地址告知ETH的DMA控制器。

注意事项：描述符链表和数据缓冲区必须位于非缓存（Non-Cacheable）的内存区域，或者确保在DMA操作前后进行缓存维护（Cache Clean/Invalidate）。对于STM32H7等带有Cache的MCU，这是最容易导致数据收发异常（能发不能收，或收到乱码）的坑。通常可以将这些数据结构定义在特定的内存段（如ETH_RX_DESC，ETH_TX_DESC），并在链接脚本中将其分配到DTCM或SRAM中，或者使用__attribute__((section(".RxDecripSection")))等方式。

4.2.3 PHY芯片初始化与链路检测通过MDIO接口读写PHY寄存器来完成：

1. 软件复位：向PHY的控制寄存器（通常为0）写入一个复位值（如0x8000），等待复位完成。
2. 启动自动协商：配置控制寄存器，启用自动协商功能。PHY会自动与对端设备（如交换机）协商速度、双工模式等。
3. 轮询链路状态：循环读取PHY的基本状态寄存器（通常为1），检查Link Up位是否置位。只有链路建立后，ETH外设才能正常收发数据。
4. 获取协商结果：从状态寄存器中读取协商完成后的实际速度和双工模式，并据此更新ETH外设的Speed和DuplexMode配置。

4.3 数据收发流程与内存管理

初始化完成后，ETH外设就处于就绪状态。

• 接收数据：当有数据帧到达时，PHY解码后通过RMII送给MAC，MAC验证帧校验正确后，会通过DMA将数据自动搬运到你预先在接收描述符中指定的缓冲区。DMA完成后，会更新描述符的状态位（如OWN位从硬件所有变为软件所有），并可能产生中断。你的应用程序需要在中断或轮询中检查接收描述符环，将已接收的数据包从缓冲区取出，交给上层协议栈（如LwIP）处理，然后必须将该描述符重新归还给DMA（重置状态，重新指向一个有效缓冲区），否则接收环很快就会耗尽，导致无法继续接收。
• 发送数据：当上层协议栈有数据要发送时，它会将数据填充到一个缓冲区，然后找到一个空闲的发送描述符，将缓冲区地址和长度等信息填入，设置好状态位（如OWN位交给硬件），并启动发送。ETH的DMA会读取描述符，将数据通过MAC和PHY发送出去。发送完成后，DMA会更新描述符状态。你的软件需要回收已发送完成的描述符。

内存管理策略：高效的内存管理对网络性能至关重要。常见的做法是使用内存池（Memory Pool）来分配固定大小的数据包缓冲区（例如，1524字节或更大以容纳带VLAN的帧）。接收描述符环中的所有缓冲区都从内存池中分配。发送时，上层协议栈的数据可能也需要复制到内存池的缓冲区中，再挂载到发送描述符上。这样可以避免内存碎片，提高分配效率。

5. 常见问题排查与调试技巧

以太网调试，尤其是硬件和底层驱动层面的调试，常常会遇到各种“玄学”问题。下面是一些实战中总结的排查思路和技巧。

5.1 链路无法建立（Link Down）

这是最常见的问题，表现为网口指示灯不亮（或只亮一个），软件读取PHY状态寄存器显示链路未连接。

• 检查硬件连接：
  • 网线：换一根确认好的网线。尝试直连电脑和开发板，并确保电脑网卡设置为自动协商。
  • 焊接与虚焊：仔细检查PHY芯片、网络变压器、RJ45座子的所有引脚，特别是细间距的RMII信号线。
  • 电源与复位：测量PHY芯片的各个电源引脚电压是否稳定且在容差范围内。检查PHY的复位引脚电平是否正确，复位时序是否满足数据手册要求。
• 检查时钟：这是RMII模式下的重中之重。用示波器测量REF_CLK引脚，看是否有稳定的50MHz方波，幅度是否达标，波形是否干净（过冲、振铃小）。如果时钟由MCU产生，检查MCU的PLL配置；如果由外部晶振产生，检查晶振是否起振。
• 检查MDIO通信：在软件初始化阶段，尝试通过MDIO读取PHY的厂商ID和器件ID寄存器（通常是2和3）。如果读不到正确的ID，说明MDIO通信失败。检查MDC/MDIO线路连接、上拉电阻，以及软件时序（特别是读写间隔）。
• 检查PHY配置：确认软件是否正确启动了PHY的自动协商。有些PHY芯片有特殊的工作模式需要配置，比如需要禁用节能模式（Energy Efficient Ethernet）或设置特定的接口类型。

5.2 链路已建立但无法通信（Ping不通）

网口指示灯常亮（链路灯）并闪烁（数据灯），但无法Ping通。

• 检查IP配置：确保你的设备IP地址、子网掩码、网关设置正确，且与测试电脑在同一网段。
• 检查协议栈：如果你使用了LwIP等协议栈，确认协议栈初始化正确，网络接口已正确添加并启用。尝试发送一个ARP请求包，看是否能收到对端的ARP回复。
• 使用抓包工具：在电脑端使用Wireshark抓包。这是最强大的调试手段。
  • 如果看不到设备发出的任何以太网帧（包括ARP请求），问题很可能在发送路径：检查发送描述符配置、DMA发送使能、缓冲区数据是否正确。
  • 如果能看到设备发出的ARP请求，但看不到对方的回复，可能是对方没有响应，或者回复了但你的设备没收到。检查接收路径。
  • 如果能看到双向的ARP请求和回复，但Ping不通，问题可能在上层（IP层或ICMP处理）。
• 检查描述符和缓冲区：
  • 发送：确认要发送的数据已正确拷贝到发送缓冲区，发送描述符的OWN位已置位（交给硬件），长度字段正确，CRC和IC（插入CRC）等控制位设置正确。
  • 接收：确认接收描述符环已正确初始化，所有描述符的OWN位都已交给DMA（硬件），并且指向有效的缓冲区。在接收中断或轮询中，检查描述符的FS（帧起始）、LS（帧结束）、OWN位等状态，确认一个完整的帧已接收。特别要注意缓存一致性问题：在读取DMA写入的接收数据前，必须对对应的缓冲区进行Cache无效化（Invalidate）操作。

5.3 通信不稳定（丢包、时断时续）

• 电气干扰：以太网信号对噪声敏感。确保RMII信号线（尤其是REF_CLK）远离高频噪声源（如开关电源、电机驱动电路）。信号线尽可能短，并做好阻抗控制（通常为50Ω）。在PHY的模拟电源引脚附近放置足够多、容值搭配合理的去耦电容（如10uF + 0.1uF）。
• 时钟抖动：REF_CLK的时钟抖动（Jitter）过大会导致数据采样错误。使用质量好的时钟源，并检查电源是否干净。
• 缓冲区不足：如果接收数据太快，而应用程序处理太慢，导致接收描述符环中的所有缓冲区都被占满且未及时释放，新来的数据包就会被丢弃。可以增大接收描述符环的大小，或者优化上层应用的数据处理速度。
• DMA溢出：检查ETH的DMA状态寄存器，看是否有溢出错误发生。这可能是因为接收侧处理不及时，或者DMA总线访问被其他高优先级任务阻塞。

5.4 工业场景特殊问题（如S7-200 SMART PLC通信）

在工业自动化中，像西门子S7-200 SMART PLC与威纶通触摸屏进行以太网通信，除了基础的物理连接和IP设置，往往还需要注意：

• 协议一致性：双方必须使用相同的工业以太网协议，如S7协议（西门子）、Modbus TCP、EtherNet/IP等。需要在触摸屏编程软件中正确选择PLC型号和通信协议。
• 连接参数：正确设置PLC的IP地址、站地址、机架号、槽号（对于S7-300/400协议）、本地/远程TSAP（传输服务访问点）等。这些参数通常需要在通信驱动的属性中详细配置。
• 防火墙与安全设置：工业设备或上位机软件可能带有防火墙，需要开放相应的TCP/UDP端口。
• 实时性要求：对于高实时性应用，需要评估网络负载，甚至使用支持IEEE 1588（PTP）精密时钟同步的以太网硬件和交换机，以确保各设备间的时间同步精度。

调试这类问题，同样可以借助Wireshark抓取通信报文，分析握手过程和数据交互是否符合对应协议的规范，这是定位通信故障的终极利器。理解以太网的基础，能让你在面对任何基于TCP/IP的应用层协议时，都拥有从底层向上排查问题的能力，而不仅仅是停留在“ping不通”的层面。